MC68HC05X4 Datasheet, PDF (151/156 Pages) Motorola, Inc – HCMOS Microcontroller Unit

Freescale Semiconductor, Inc.
Index
RBI — receive buffer identifier register . . . .98
RBS bit in CSTAT . . . . . . . . . . . . . . . . . . . .86
RCTOF bit in CTCSR . . . . . . . . . . . . . . . .109
RDS — receive data segment registers . . .99
read-modify-write instructions . . . . . . . . . . .38
real time interrupt (RTI) . . . . . . . . . . . . . . .107
rate selection . . . . . . . . . . . . . . . . . . . .109
register outline
MCAN . . . . . . . . . . . . . . . . . . . . . . . . . .63
register/memory instructions . . . . . . . . . . . .37
relative addressing mode . . . . . . . . . . . . . .36
RESET . . . . . . . . . . . . . . . . . . . . . . . . .27, 50
resets. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .49
computer operating properly . . . . . . . . .51
illegal address reset . . . . . . . . . . . . . . . .51
power-on reset . . . . . . . . . . . . . . . . . . . .50
RIE bit in CCNTRL . . . . . . . . . . . . . . . . . . .80
RIF bit in CINT. . . . . . . . . . . . . . . . . . . . . . .87
ROM verification units (RVUs) . . . . . . . . .135
RR bit in CCNTRL . . . . . . . . . . . . . . . . . . . .80
RRB bit in CCOM . . . . . . . . . . . . . . . . . . . .83
RRTDL — transmission request/DLC register
. . . . . . . . . . . . . . . . . . . . . . . . . . . . .99
RS bit in CSTAT . . . . . . . . . . . . . . . . . . . . .84
RT1, RT0 bits in CTCSR . . . . . . . . . . . . . .109
RTIE bit in CTCSR . . . . . . . . . . . . . . . . . .109
RTIF bit in CTCSR . . . . . . . . . . . . . . . . . .108
RTR bit in TRTDL . . . . . . . . . . . . . . . . . . . .97
RX0, RX1 bits in CCOM . . . . . . . . . . . . . . .81
RX0/RX1 . . . . . . . . . . . . . . . . . . . . . . . . . . .27
S
SAMP bit in CBT1 . . . . . . . . . . . . . . . . . . . .91
single chip mode . . . . . . . . . . . . . . . . . . . . .14
SJW1, SJW0 bits in CBT0. . . . . . . . . . . . . .90
SLEEP. . . . . . . . . . . . . . . . . . . . . . . . . . . .102
SLEEP bit in CCOM . . . . . . . . . . . . . . . . . .82
SLEEP bit in PCR . . . . . . . . . . . . . . . . . . . .68
software interrupt. . . . . . . . . . . . . . . . . . . . .52
SPD bit in CCNTRL. . . . . . . . . . . . . . . . . . .79
stack pointer . . . . . . . . . . . . . . . . . . . . . . . .31
STOP. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .55
SWI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .52
T
TBA bit in CSTAT . . . . . . . . . . . . . . . . . . . . 85
TBF — transmit buffer. . . . . . . . . . . . . . . . . 76
TBI — transmit buffer identifier register . . . 96
ID10–ID3 – identifier bits . . . . . . . . . . . . 96
TCAP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
TCH/TCL — counter registers . . . . . . . . . 114
TCR — timer control register . . . . . . . . . . 116
ICIE – input capture interrupt enable bit
. . . . . . . . . . . . . . . . . . . . . . . . . 117
IEDG – input edge bit . . . . . . . . . . . . . 117
OCIE – output compare interrupt enable
bit . . . . . . . . . . . . . . . . . . . . . . . 117
OLVL – output level bit . . . . . . . . . . . . 117
TOIE – timer overflow interrupt enable bit
. . . . . . . . . . . . . . . . . . . . . . . . . 117
TCS bit in CSTAT . . . . . . . . . . . . . . . . . . . . 85
TDS — transmit data segment registers. . . 98
DB7–DB0 – data bits . . . . . . . . . . . . . . . 98
test load . . . . . . . . . . . . . . . . . . . . . . . . . .129
thermal characteristics . . . . . . . . . . . . . . . 128
TIE bit in CCNTRL . . . . . . . . . . . . . . . . . . . 79
TIF bit in CINT. . . . . . . . . . . . . . . . . . . . . . . 87
TIMEN bit in PCR . . . . . . . . . . . . . . . . 68, 112
TOF-bit in TSR . . . . . . . . . . . . . . . . . . . . . 118
TOIE-bit in TCR . . . . . . . . . . . . . . . . . . . . 117
TR bit in CCOM. . . . . . . . . . . . . . . . . . . . . . 83
TRTDL — transmission request/DLC register
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97
DLC3–DLC0 – data length code bits . . . 97
ID2–ID0 – identifier bits . . . . . . . . . . . . . 97
RTR – remote transmission request . . . 97
TS bit in CSTAT . . . . . . . . . . . . . . . . . . . . . 84
TSEG22–TSEG10 bits in CBT1 . . . . . . . . . 91
TSR — timer status register . . . . . . . . . . . 118
ICF – input capture flag . . . . . . . . . . . . 118
OCF – output compare flag . . . . . . . . . 118
TOF – timer overflow flag . . . . . . . . . . 118
TX0/TX1 . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
V
VDDH . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
verification media . . . . . . . . . . . . . . . . . . . 135
Index
For More Information On This Product,
Go to: www.freescale.com
MC68HC05X4 Rev 1.0