MT40A256M16GE-075E Datasheet, PDF (169/365 Pages) Micron Technology – Temperature controlled refresh (TCR)

4Gb: x4, x8, x16 DDR4 SDRAM
CRC Write Data Feature
Table 57: CRC Data Mapping for x4 Devices, BC4 (Continued)
Function
DQ3
DQ0
DQ1
DQ2
DQ3
Transfer
0
1
2
3
4
5
6
7
8
9
D24
D25
D26
D27
1
1
1
1
CRC3 CRC7
A2 = 1
D4
D5
D6
D7
1
1
1
1
CRC0 CRC4
D12
D13
D14
D15
1
1
1
1
CRC1 CRC5
D20
D21
D22
D23
1
1
1
1
CRC2 CRC6
D28
D29
D30
D31
1
1
1
1
CRC3 CRC7
For a x8 device, the CRC tree inputs are 36 data bits.
When A2 = 0, the input bits D[67:64]) are used if DBI_n or DM_n functions are enabled;
if DBI_n and DM_n are disabled, then D[67:64]) are 1.
When A2 = 1, data bits D[7:4] are used as inputs for D[3:0], D[15:12] are used as inputs to
D[11:8], and so forth, for the CRC tree. The input bits D[71:68]) are used if DBI_n or
DM_n functions are enabled; if DBI_n and DM_n are disabled, then D[71:68]) are 1.
Table 58: CRC Data Mapping for x8 Devices, BC4
Function
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DM_n/DBI_n
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DM_n/DBI_n
Transfer
0
1
2
3
4
5
6
7
8
9
A2 = 0
D0
D1
D2
D3
1
1
1
1
CRC0
1
D8
D9
D10
D11
1
1
1
1
CRC1
1
D16
D17
D18
D19
1
1
1
1
CRC2
1
D24
D25
D26
D27
1
1
1
1
CRC3
1
D32
D33
D34
D35
1
1
1
1
CRC4
1
D40
D41
D42
D43
1
1
1
1
CRC5
1
D48
D49
D50
D51
1
1
1
1
CRC6
1
D56
D57
D58
D59
1
1
1
1
CRC7
1
D64
D65
D66
D67
1
1
1
1
1
1
A2 = 1
D4
D5
D6
D7
1
1
1
1
CRC0
1
D12
D13
D14
D15
1
1
1
1
CRC1
1
D20
D21
D22
D23
1
1
1
1
CRC2
1
D28
D29
D30
D31
1
1
1
1
CRC3
1
D36
D37
D38
D39
1
1
1
1
CRC4
1
D44
D45
D46
D47
1
1
1
1
CRC5
1
D52
D53
D54
D55
1
1
1
1
CRC6
1
D60
D61
D62
D63
1
1
1
1
CRC7
1
D68
D69
D70
D71
1
1
1
1
1
1
There are two identical CRC trees for x16 devices, each have CRC tree inputs of 36 bits.
09005aef84af6dd0
4gb_ddr4_dram.pdf - Rev. G 1/17 EN
169
Micron Technology, Inc. reserves the right to change products or specifications without notice.
‹ 2014 Micron Technology, Inc. All rights reserved.