PIC32MX320F032H_11 Datasheet, PDF (67/214 Pages) Microchip Technology – High-Performance, General Purpose and USB, 32-bit Flash Microcontrollers

TABLE 4-16: DMA CHANNELS 0-3 REGISTERS MAP FOR PIC32MX340FXXXX/360FXXXX/440FXXXX/460XXXX
DEVICES ONLY⁽¹⁾ (CONTINUED)
Bits
31/15 30/14 29/13 28/12 27/11 26/10
25/9
24/8
23/7
22/6
21/5
20/4
19/3
18/2
17/1
16/0
31:16 —
—
—
—
—
—
—
—
—
—
—
—
—
—
—
— 0000
3260 DCH2DPTR
15:0
—
—
—
—
—
—
—
—
CHDPTR<7:0>
0000
31:16 —
—
—
—
—
—
—
—
—
—
—
—
—
—
—
— 0000
3270 DCH2CSIZ
15:0
—
—
—
—
—
—
—
—
CHCSIZ<7:0>
0000
31:16 —
—
—
—
—
—
—
—
—
—
—
—
—
—
—
— 0000
3280 DCH2CPTR
15:0
—
—
—
—
—
—
—
—
CHCPTR<7:0>
0000
31:16 —
—
—
—
—
—
—
—
—
—
—
—
—
—
—
— 0000
3290 DCH2DAT
15:0
—
—
—
—
—
—
—
—
CHPDAT<7:0>
0000
31:16 —
—
—
—
—
—
—
—
—
—
—
—
—
—
—
— 0000
32A0 DCH3CON
15:0
—
—
—
—
—
—
—
CHCHNS CHEN CHAED CHCHN CHAEN
—
CHEDET
CHPRI<1:0>
0000
31:16 —
—
—
—
—
—
—
—
CHAIRQ<7:0>
00FF
32B0 DCH3ECON
15:0
CHSIRQ<7:0>
CFORCE CABORT PATEN SIRQEN AIRQEN
—
—
— FF00
31:16 —
—
—
—
—
—
—
—
CHSDIE CHSHIE CHDDIE CHDHIE CHBCIE CHCCIE CHTAIE CHERIE 0000
32C0 DCH3INT
15:0
—
—
—
—
—
—
—
—
CHSDIF CHSHIF CHDDIF CHDHIF CHBCIF CHCCIF CHTAIF CHERIF 0000
31:16
32D0 DCH3SSA
15:0
CHSSA<31:0>
0000
0000
31:16
32E0 DCH3DSA
15:0
CHDSA<31:0>
0000
0000
31:16 —
—
—
—
—
—
—
—
—
—
—
—
—
—
—
— 0000
32F0 DCH3SSIZ
15:0
—
—
—
—
—
—
—
—
CHSSIZ<7:0>
0000
31:16 —
—
—
—
—
—
—
—
—
—
—
—
—
—
—
— 0000
3300 DCH3DSIZ
15:0
—
—
—
—
—
—
—
—
CHDSIZ<7:0>
0000
31:16 —
—
—
—
—
—
—
—
—
—
—
—
—
—
—
— 0000
3310 DCH3SPTR
15:0
—
—
—
—
—
—
—
—
CHSTR<7:0>
0000
31:16 —
—
—
—
—
—
—
—
—
—
—
—
—
—
—
— 0000
3320 DCH3DPTR
15:0
—
—
—
—
—
—
—
—
CHDPTR<7:0>
0000
31:16 —
—
—
—
—
—
—
—
—
—
—
—
—
—
—
— 0000
3330 DCH3CSIZ
15:0
—
—
—
—
—
—
—
—
CHCSIZ<7:0>
0000
31:16 —
—
—
—
—
—
—
—
—
—
—
—
—
—
—
— 0000
3340 DCH3CPTR
15:0
—
—
—
—
—
—
—
—
CHCPTR<7:0>
0000
31:16 —
—
—
—
—
—
—
—
—
—
—
—
—
—
—
— 0000
3350 DCH3DAT
15:0
—
—
—
—
—
—
—
—
CHPDAT<7:0>
0000
Legend:
x = unknown value on Reset, — = unimplemented, read as ‘0’. Reset values are shown in hexadecimal.
Note 1:
All registers except DCHxSPTR, DCHxDPTR and DCHxCPTR have corresponding CLR, SET and INV registers at their virtual addresses, plus offsets of 0x4, 0x8 and 0xC, respectively. See Section 12.1.1 “CLR,
SET and INV Registers” for more information.