XC2VP2 Datasheet, PDF (401/430 Pages) Xilinx, Inc – Summary of Features

R
Virtex-II Pro and Virtex-II Pro X Platform FPGAs: Pinout Information
Table 14: FF1696 — XC2VP100
Bank
5
5
5
5
5
5
5
5
5
5
5
5
5
5
5
5
5
5
5
5
5
5
5
5
5
5
5
5
5
5
5
5
5
5
5
5
5
Pin Description
IO_L66P_5
IO_L65N_5
IO_L65P_5
IO_L64N_5
IO_L64P_5
IO_L60N_5
IO_L60P_5
IO_L59N_5
IO_L59P_5
IO_L58N_5
IO_L58P_5
IO_L57N_5/VREF_5
IO_L57P_5
IO_L56N_5
IO_L56P_5
IO_L55N_5
IO_L55P_5
IO_L54N_5
IO_L54P_5
IO_L53_5/No_Pair
IO_L50_5/No_Pair
IO_L49N_5
IO_L49P_5
IO_L48N_5
IO_L48P_5
IO_L47N_5
IO_L47P_5
IO_L46N_5
IO_L46P_5
IO_L18N_5/VREF_5
IO_L18P_5
IO_L16N_5
IO_L16P_5
IO_L12N_5
IO_L12P_5
IO_L11N_5
IO_L11P_5
Pin Number
BA23
AL23
AL22
AT23
AU23
BA24
BB24
AN24
AP24
AW24
AW23
AU24
AV24
AN25
AP25
AR24
AR23
BA25
BB25
AM25
AM24
AY25
AY24
AU25
AV25
AM26
AN26
AT25
AT24
AY26
BA26
AT26
AU26
AL26
AL25
BA27
BB27
No Connects
XC2VP100
NC
NC
NC
NC
NC
NC
NC
NC
DS083 (v4.7) November 5, 2007
Product Specification
www.xilinx.com
Module 4 of 4
273