XC2VP2 Datasheet, PDF (159/430 Pages) Xilinx, Inc – Summary of Features

R
Virtex-II Pro and Virtex-II Pro X Platform FPGAs: Pinout Information
Table 7: FG676/FGG676 — XC2VP20, XC2VP30, and XC2VP40
Bank
0
0
0
0
0
0
0
0
0
0
0
0
Pin Description
IO_L55N_0
IO_L55P_0
IO_L57N_0
IO_L57P_0/VREF_0
IO_L67N_0
IO_L67P_0
IO_L69N_0
IO_L69P_0/VREF_0
IO_L74N_0/GCLK7P
IO_L74P_0/GCLK6S
IO_L75N_0/GCLK5P
IO_L75P_0/GCLK4S
Pin Number
G12
F12
E12
F13
D12
C12
J13
H13
E13
D13
C13
B13
No Connects
XC2VP20 XC2VP30 XC2VP40
1
IO_L75N_1/GCLK3P
B14
1
IO_L75P_1/GCLK2S
C14
1
IO_L74N_1/GCLK1P
D14
1
IO_L74P_1/GCLK0S
E14
1
IO_L69N_1/VREF_1
H14
1
IO_L69P_1
J14
1
IO_L67N_1
C15
1
IO_L67P_1
D15
1
IO_L57N_1/VREF_1
F14
1
IO_L57P_1
E15
1
IO_L55N_1
F15
1
IO_L55P_1
G15
1
IO_L54N_1
H15
1
IO_L54P_1
J15
1
IO_L53_1/No_Pair
F16
1
IO_L50_1/No_Pair
G16
1
IO_L49N_1
C17
1
IO_L49P_1
D17
1
IO_L48N_1
E16
1
IO_L48P_1
E17
1
IO_L46N_1
H16
1
IO_L46P_1
H17
DS083 (v4.7) November 5, 2007
Product Specification
www.xilinx.com
Module 4 of 4
31