W981216AH Datasheet, PDF (38/44 Pages) Winbond – 2M x 16 bit x 4 Banks SDRAM

W981216AH
Timing Chart of Write-to-Read cycle
In the case of Burst Length=4
2M x 16 bit x 4 Banks SDRAM
01
2
3
4
5
6
7
8
9
(1) CAS Latency=2
( a ) Command
DQM
Write Read
DQ
D0
Q0 Q1 Q2 Q3
( b ) Command
DQM
DQ
Write
Read
D0 D1
Q0 Q1 Q2 Q3
10 11
(2) CAS Latency=3
( a ) Command
DQM
DQ
( b ) Command
DQM
DQ
Write Read
D0
Write
Read
D0 D1
Q0 Q1 Q2 Q3
Q0 Q1 Q2 Q3
(3) CAS Latency=4
( a ) Command
DQM
DQ
( b ) Command
DQM
DQ
Write Read
D0
Write
Read
D0 D1
Q0 Q1 Q2 Q3
Q0 Q1 Q2 Q3
Revision 1.0
- 38 -
Publication Release Date: March, 1999