English
Language : 

K4S161622D Datasheet, PDF (15/41 Pages) Samsung semiconductor – 512K x 16Bit x 2 Banks Synchronous DRAM
K4S161622D
4. CAS Interrupt (II) : Read Interrupted by Write & DQM
(a) CL=2, BL=4
CLK
i) CMD
DQM
DQ
ii) CMD
RD WR
D0 D1 D2 D3
RD
WR
DQM
DQ
iii) CMD
Hi-Z D0
D1
D2
D3
RD
WR
DQM
DQ
iv) CMD
Hi-Z D0
D1
D2
D3
RD
WR
DQM
DQ
(b) CL=3, BL=4
CLK
i) CMD
DQM
DQ
ii) CMD
Hi-Z
Q0
D0 D1 D2 D3
Note 1
RD WR
D0 D1 D2 D3
RD
WR
DQM
DQ
iii) CMD
D0 D1 D2 D3
RD
WR
DQM
DQ
iii) CMD
RD
D0 D1 D2 D3
WR
DQM
DQ
iv) CMD
RD
Hi-Z D0
D1 D2
D3
WR
DQM
DQ
Hi-Z
Q0
D0
D1 D2
D3
Note 1
*Note : 1. To prevent bus contention, there should be at least one gap between data in and data out.
CMOS SDRAM