ISL6328 Datasheet, PDF (8/33 Pages) Intersil Corporation – Dual PWM Controller For Powering AMD SVI Split-Plane Processors

ISL6328
Table of Contents
Integrated Driver Block Diagram . . . . . . . . . . . . . . . . . . . . . 2
Controller Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
Typical Application. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4
Functional Pin Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . 5
Absolute Maximum Ratings . . . . . . . . . . . . . . . . . . . . . . . . . 9
Thermal Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
Recommended Operating Conditions. . . . . . . . . . . . . . . . . 9
Timing Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
Multi-phase Power Conversion . . . . . . . . . . . . . . . . . . . 12
Interleaving . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
Active Pulse Positioning Modulated
PWM Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
Adaptive Phase Alignment (APA) . . . . . . . . . . . . . . . . . 13
PWM Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
Continuous Current Sampling . . . . . . . . . . . . . . . . . . . 14
Temperature Compensated Current Sensing . . . . . . . 15
Channel-Current Balance . . . . . . . . . . . . . . . . . . . . . . . 15
Serial VID Interface (SVI) . . . . . . . . . . . . . . . . . . . . . . . . . 15
Pre-PWROK METAL VID . . . . . . . . . . . . . . . . . . . . . . . . . 16
SVI Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
Power Savings Mode: PSI_L . . . . . . . . . . . . . . . . . . . . . 17
Voltage Regulation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
Load-Line (Droop) Regulation . . . . . . . . . . . . . . . . . . . 18
Droop Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
Output-Voltage Offset Programming . . . . . . . . . . . . . . 19
Dynamic VID . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
Advanced Adaptive Zero Shoot-Through
Deadtime Control (Patent Pending) . . . . . . . . . . . . . 19
Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
Power-On Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
Enable Comparator . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
Phase Detection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
Soft-Start Output Voltage Targets . . . . . . . . . . . . . . . . .20
Soft-Start. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
Pre-Biased Soft-Start. . . . . . . . . . . . . . . . . . . . . . . . . . . 20
Fault Monitoring and Protection . . . . . . . . . . . . . . . . . . . . 21
Power-Good Signal . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
Overvoltage Protection . . . . . . . . . . . . . . . . . . . . . . . . . .21
Pre-POR Overvoltage Protection . . . . . . . . . . . . . . . . . .21
Undervoltage Detection . . . . . . . . . . . . . . . . . . . . . . . . 22
Open Sense Line Protection . . . . . . . . . . . . . . . . . . . . .22
Overcurrent Protection . . . . . . . . . . . . . . . . . . . . . . . . . .22
Individual Channel Overcurrent Limiting . . . . . . . . . . 23
General Design Guide . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
Power Stages . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .23
Internal Bootstrap Device . . . . . . . . . . . . . . . . . . . . . . . 24
Gate Drive Voltage Versatility. . . . . . . . . . . . . . . . . . . . 24
Package Power Dissipation . . . . . . . . . . . . . . . . . . . . . 24
Inductor DCR Current Sensing Component
Fine Tuning . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
Loadline Regulation Resistor . . . . . . . . . . . . . . . . . . . . 26
Compensation With Loadline Regulation. . . . . . . . . . 26
Compensation Without Loadline Regulation . . . . . . . 26
Output Filter Design. . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
Switching Frequency . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
Input Capacitor Selection . . . . . . . . . . . . . . . . . . . . . . .28
Layout Considerations . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
Routing UGATE, LGATE, and PHASE Traces . . . . . . . . .30
Current Sense Component Placement and
Trace Routing. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
Thermal Management . . . . . . . . . . . . . . . . . . . . . . . . . 30
Revision History . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
Products . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
Package Outline Drawing . . . . . . . . . . . . . . . . . . . . . . . . . 33
8
FN7621.1
June 7, 2011