HMT351U6AFR8C-G7 Datasheet, PDF(12/47 Page) Hynix Semiconductor

English

English German Russian Spanish Italian Polish Chinese Japanese Korean French Portuguese	Language :

HMT351U6AFR8C-G7 Datasheet, PDF (12/47 Pages) Hynix Semiconductor – 240pin DDR3 SDRAM Unbuffered DIMMs

◁

HMT351U6AFR8C

HMT351U7AFR8C

3.1 4GB, 512Mx64 Module(2Rank of x8)

DQS0

DM0

DQS1

DM1

DQS2

DM2

DQS3

DM3

DQ0

DQ1

DQ2

DQ3

DQ4

DQ5

DQ6

DQ7

DQ8

DQ9

DQ10

DQ11

DQ12

DQ13

DQ14

DQ15

DQ16

DQ17

DQ18

DQ19

DQ20

DQ21

DQ22

DQ23

DQ24

DQ25

DQ26

DQ27

DQ28

DQ29

DQ30

DQ31

BA0âBA2

A0âA15

CKE1

CKE0

RAS

CAS

ODT0

ODT1

CK0

CK1

RESET

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

CS DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

CS DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

CS DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

CS DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

CS DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

CS DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

CS DQS DQS

D10

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

CS DQS DQS

D11

DQS4

DM4

DQS5

DM5

DQS6

DM6

DQS7

DM7

DQ32

DQ33

DQ34

DQ35

DQ36

DQ37

DQ38

DQ39

DQ40

DQ41

DQ42

DQ43

DQ44

DQ45

DQ46

DQ47

DQ48

DQ49

DQ50

DQ51

DQ52

DQ53

DQ54

DQ55

DQ56

DQ57

DQ58

DQ59

DQ60

DQ61

DQ62

DQ63

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

CS DQS

DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

CS DQS

D12

DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

CS DQS

DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

CS DQS

D13

DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

CS DQS

DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

CS DQS

D14

DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

CS DQS

DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

CS DQS

D15

DQS

BA0âBA2: SDRAMs D0âD15

A0-A15: SDRAMs D0âD15 SCL

CKE: SDRAMs D8âD15

CKE: SDRAMs D0âD7

RAS: SDRAMs D0âD15

Serial PD

A0 A1 A2

CAS: SDRAMs D0âD15

SA0 SA1 SA2

WE: SDRAMs D0âD15

ODT: SDRAMs D0âD7

ODT: SDRAMs D8âD15

VDDSPD

VDD/VDDQ

CK: SDRAMs D0âD7

CK: SDRAMs D8âD15

VREFDQ

VSS

CK: SDRAMs D8âD15

VREFCA

RESET:SDRAMs D0-D3

Notes:

1. DQ-to-I/O wiring is shown as recom-

SDA

mended but may be changed.

2. DQ/DQS/DQS/ODT/DM/CKE/S relation-

ships must be maintained as shown.

3. DQ,DM,DQS,DQS resistors;Refer to

SPD

associated topology diagram.

D0âD15 4. Refer to Section 3.1 of this document for

details on address mirroring.

D0âD15 5. For each DRAM, a unique ZQ resistor is

D0âD15

connected to ground.The ZQ resistor is

240ohm+-1%

D0âD15 6. One SPD exists per module.

Rev. 0.02 / Apr 2009

▷