FMS9875 Datasheet, PDF (15/29 Pages) Fairchild Semiconductor – Triple 8-Bit, 108/140 MHz A/D Converter with Clamps and PLL

FMS9875
PRODUCT SPECIFICATION
RGB_IN
HSIN
PXCK
P0 P1 P2 P3 P4 P5 P6 P7
HS
SCK
5 PIXEL DELAY
DATACK
D_7-0
HSOUT
D0 D2 D4 D6
Figure 12. RGB Alternate Pixel Sampling Mode, (Odd Pixels)
Alternate Pixel Sampling Mode
A logic H on the INVSCK pin inverts the sampling phase of
SCK. In the Alternate Pixel Sampling Mode:
1. The PLL is run at half rate. SCK, DCK and DCK are
half rate.
2. CKINV is toggled between frames.
OEOEOEOEOEOE
OEOEOEOEOEOE
OEOEOEOEOEOE
OEOEOEOEOEOE
OEOEOEOEOEOE
OEOEOEOEOEOE
OEOEOEOEOEOE
OEOEOEOEOEOE
OEOEOEOEOEOE
OEOEOEOEOEOE
OEOEOEOEOEOE
Figure 13. Odd and Even Pixels in a Frame
On one frame, along each line, even pixels are sampled. On
the other, odd pixels are sampled.
Alternate Pixel Sampling is similar to interlacing used in
broadcast video, except that the columns of pixels are inter-
laced instead of lines.
O1E1O1E1O1E1O1E1O1E1O1E1O1E1
O1E1O1E1O1E1O1E1O1E1O1E1O1E1
O1E1O1E1O1E1O1E1O1E1O1E1O1E1
O1E1O1E1O1E1O1E1O1E1O1E1O1E1
O1E1O1E1O1E1O1E1O1E1O1E1O1E1
O1E1O1E1O1E1O1E1O1E1O1E1O1E1
O1E1O1E1O1E1O1E1O1E1O1E1O1E1
O1E1O1E1O1E1O1E1O1E1O1E1O1E1
O1E1O1E1O1E1O1E1O1E1O1E1O1E1
O1E1O1E1O1E1O1E1O1E1O1E1O1E1
O1E1O1E1O1E1O1E1O1E1O1E1O1E1
Figure 14. Odd Pixels from Frame 1
O1E2 O1E2O1E2O1E2O1E2 O1E2 O1E2
O1E2 O1E2O1E2O1E2O1E2 O1E2 O1E2
O1E2 O1E2O1E2O1E2O1E2 O1E2 O1E2
O1E2 O1E2O1E2O1E2O1E2 O1E2 O1E2
O1E2 O1E2O1E2O1E2O1E2 O1E2 O1E2
O1E2 O1E2O1E2O1E2O1E2 O1E2 O1E2
O1E2 O1E2O1E2O1E2O1E2 O1E2 O1E2
O1E2 O1E2O1E2O1E2O1E2 O1E2 O1E2
O1E2 O1E2O1E2O1E2O1E2 O1E2 O1E2
O1E2 O1E2O1E2O1E2O1E2 O1E2 O1E2
O1E2 O1E2O1E2O1E2O1E2 O1E2 O1E2
Figure 13. Even Pixels from Frame 2
O1 E2 O1 E2 O1 E2 O1 E2 O1 E2 O1 E2
O1 E2 O1 E2 O1 E2 O1 E2 O1 E2 O1 E2
O1 E2 O1 E2 O1 E2 O1 E2 O1 E2 O1 E2
O1 E2 O1 E2 O1 E2 O1 E2 O1 E2 O1 E2
O1 E2 O1 E2 O1 E2 O1 E2 O1 E2 O1 E2
O1 E2 O1 E2 O1 E2 O1 E2 O1 E2 O1 E2
O1 E2 O1 E2 O1 E2 O1 E2 O1 E2 O1 E2
O1 E2 O1 E2 O1 E2 O1 E2 O1 E2 O1 E2
O1 E2 O1 E2 O1 E2 O1 E2 O1 E2 O1 E2
O1 E2 O1 E2 O1 E2 O1 E2 O1 E2 O1 E2
O1 E2 O1 E2 O1 E2 O1 E2 O1 E2 O1 E2
O1 E2 O1 E2 O1 E2 O1 E2 O1 E2 O1 E2
O1 E2 O1 E2 O1 E2 O1 E2 O1 E2 O1 E2
Figure 14. Subsequent Output
Combining Frames 2 and 3
REV. 1.2.15 1/14/02
O3 E2 O3 E2 O3 E2 O3 E2 O3 E2 O3 E2
O3 E2 O3 E2 O3 E2 O3 E2 O3 E2 O3 E2
O3 E2 O3 E2 O3 E2 O3 E2 O3 E2 O3 E2
O3 E2 O3 E2 O3 E2 O3 E2 O3 E2 O3 E2
O3 E2 O3 E2 O3 E2 O3 E2 O3 E2 O3 E2
O3 E2 O3 E2 O3 E2 O3 E2 O3 E2 O3 E2
O3 E2 O3 E2 O3 E2 O3 E2 O3 E2 O3 E2
O3 E2 O3 E2 O3 E2 O3 E2 O3 E2 O3 E2
O3 E2 O3 E2 O3 E2 O3 E2 O3 E2 O3 E2
O3 E2 O3 E2 O3 E2 O3 E2 O3 E2 O3 E2
O3 E2 O3 E2 O3 E2 O3 E2 O3 E2 O3 E2
Figure 15. Combined Frames
2 and 3
15