RZT1_15 Datasheet, PDF (23/52 Pages) Renesas Technology Corp – 450 MHz/600MHz, MCU with ARM Cortex®-R4F

Under development ^{Preliminary document}
Specifications in this document are tentative and subject to change.
RZ/T1 Group
Table 1.5
Pin Number
C5
C6
C7
C8
C9
C10
C11
C12
C13
C14
C15
C16
C17
C18
C19
C20
D1
D2
D3
D18
D19
D20
E1
E2
E3
E5
E6
E7
E8
E9
E10
E11
E12
E13
E14
E15
E16
E18
E19
E20
F1
F2
F3
F5
F6
Pin Assignments (320-Pin FBGA) (2 / 8)
Pin Name
PL5 / ETH2_RXD2 / TIOCA8
PB6 / ETH_MDC / TCLKA / SCK3 / RTS4# / MISO3
PB3 / IRQ3 / CS1# / ETH1_CRS / PHYRESETOUT# / TXD3 / CTXD1 / MCLK0
PB1 / ETH1_RXER / MTCLKA / TCLKC / CTS4#
PF5 / ETH1_TXEN / MTIOC4A / GTIOC1A / TIC2
P87 / AN1_ANEX1 / A23 / ETH1_TXC / ETH0_RXD0 / MTIOC4C / GTIOC1B / MCLK1
PD6 / AN114 / A22 / ETH1_TXD2 / ETH0_TXD1 / TIC1 / MISO2 / MCLK2
P53 / ETH1_INT / MISO2
P51 / IRQ1 / PHYLINK1 / RSPCK2
AN004
AN000
VREFL0
VREFH0
PD2 / AN110 / WAIT#
P14 / CAS# / MTIOC4A / GTIOC1A
P13 / RAS# / MTIOC4C / GTIOC1B
P81 / ETH0_RXER / TIOCC0 / CTS4#
P80 / IRQ8 / ETH0_RXDV / TIOCC3 / RTS4#
PU3 / ETH2_COL / TIOCD6 / TXD3
PD0 / AN108 / CS4#
P96 / AN106 / POE0# / POE10#
P95 / AN105 / IRQ13 / MTCLKA / CTS2#
P84 / ETH0_COL / CATLINKACT1 / RXD4
P82 / ETH0_TXEN / ETH1_CRS / TIOCD3 / SCK4 / RTS3# / USB_OVRCUR
PU1 / ETH2_RXC / TIOCA11 / SCK3
PU0 / ETH2_RXER / TIOCA10
PL6 / ETH2_RXD3 / TIOCA9
PL4 / IRQ4 / ETH2_RXD1
PL2 / ETH2_TXEN / TIOCA6 / ADTRG1
PL0 / ETH2_TXD0 / TIOCB9
PK7 / ETH2_TXD2 / TIOCB7
PK6 / ETH2_TXD3 / TIOCB6
PD5 / AN113 / A21 / ETH1_TXD3 / ETH0_TXD0 / TIC0 / SSL20 / MCLK3
P56 / BS# / ETH1_TXER
PD4 / AN112 / ETH2_INT
VCCQ33
PD1 / AN109 / CS1#
P97 / AN107 / IRQ7 / A25 / ADTRG1
P94 / AN104 / IRQ4 / MTCLKB / RTS2#
P93 / AN103 / MTIOC1A / TIC3 / SCK2
PC4 / CATI2CCLK / TCLKH / SCL0
P83 / IRQ11 / ETH0_CRS / CATLINKACT0 / TXD4
P85 / IRQ5 / CLKOUT25M0 / TXD4 / SCK4 / USB_VBUSEN
PU4 / MII2_MDC / TIOCC9 / CTS3#
VSS
R01DS0228EJ0070 Rev.0.70
Dec 25, 2014
1. Overview
Page 23 of 52