|
HYB18T512161BF Datasheet, PDF (6/41 Pages) Qimonda AG – 512-Mbit x16 DDR2 SDRAM | |||
|
◁ |
Internet Data Sheet
HYB18T512161BFâ20/22/25/28/33
512-Mbit Double-Data-Rate-Two SDRAM
Ball#/Pin#
Name
Pin
Type
M8
A0
I
M3
A1
I
M7
A2
I
N2
A3
I
N8
A4
I
N3
A5
I
N7
A6
I
P2
A7
I
P8
A8
I
P3
A9
I
M2
A10
I
AP
I
P7
A11
I
R2
A12
I
Data Signals Ã16 organization
G8
DQ0
I/O
G2
DQ1
I/O
H7
DQ2
I/O
H3
DQ3
I/O
H1
DQ4
I/O
H9
DQ5
I/O
F1
DQ6
I/O
F9
DQ7
I/O
C8
DQ8
I/O
C2
DQ9
I/O
D7
DQ10
I/O
D3
DQ11
I/O
D1
DQ12
I/O
D9
DQ13
I/O
B1
DQ14
I/O
B9
DQ15
I/O
Data Strobe Ã16 organization
B7
UDQS I/O
Buffer
Type
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
A8
UDQS I/O
SSTL
F7
LDQS I/O
SSTL
E8
LDQS I/O
SSTL
Function
Address Signal 12:0,Address Signal 10/Autoprecharge
Data Signal 15:0
Note: Bi-directional data bus. DQ[15:0] for Ã16 components
Data Strobe Upper Byte
Data Strobe Lower Byte
Rev. 1.43, 2006-11
6
03292006-L40N-L04G
|
▷ |