S1L60000 Datasheet, PDF (41/230 Pages) Epson Company – GATE ARRAY

Chapter 3: Cautions and Notes Regarding Circuit Design
qInformation of External Pins
Please fill in each pin name corresponding to the pin arrangement table as follows.
• Clock input pins
Pin name : _____________ Operation edge : Rise · Fall
Pin name : _____________ Operation edge : Rise · Fall
Pin name : _____________ Operation edge : Rise · Fall
Pin name : _____________ Operation edge : Rise · Fall
Pin name : _____________ Operation edge : Rise · Fall
• Scan enable input pin (Note 3) · · · · · · · · · · · · · · · · · · · · · · · · · · · · · Exist · Nonexist
Pin name : _____________ Active level : High · Low
• ATPG test input pin · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · Exist · Nonexist
Pin name : _____________ Active level : High · Low
• Clear/Preset input pin · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · Exist · Nonexist
Pin name : _____________ Active level : High · Low
• Other ATPG mode control pins · · · · · · · · · · · · · · · · · · · · · · · · · · · · · Exist · Nonexist
a. Pin name : ________________
What is controlled? Operation levels and so on
: ________________________________________________________
b. Pin name : ________________
What is controlled? Operation levels and so on
: ________________________________________________________
c. Pin name : ________________
What is controlled? Operation levels and so on
: ________________________________________________________
d. Pin name : ________________
What is controlled? Operation levels and so on
: ________________________________________________________
• Input pin to be impossible to assign to scan data input pin (Note 4)
____________________________________________________________________
____________________________________________________________________
34
EPSON
GATE ARRAY S1L60000 SERIES
DESIGN GUIDE