80333 Datasheet, PDF (32/75 Pages) Intel Corporation – I/O Processor

80333
Table 16.
Pin Mode Behavior (Sheet 1 of 4)
Pin
Reset
Norm
ECC
Off
32-Bit
DDR
32-Bit
B_PCI
32-Bit
A_PCI
M_CK[2:0]
M_CK[2:0]#
X¹
VO
VO
VO
-
-
X¹
VO
VO
VO
-
-
M_RST#
MA[13:0]
BA[1:0]
RAS#
CAS#
WE#
CS[1:0]#
CKE[1:0]
DQ[63:32]
DQ[31:0]
CB[7:0]
DQS[8]
DQS[7:4]
DQS[3:0]
DQS[8]#
DQS[7:4]#
DQS[3:0]#
DM[8]
DM[7:4]
DM[3:0]
0
VO
VO
VO
-
-
0^†
VO
VO
VO
-
-
0^†
VO
VO
VO
-
-
1^†
VO
VO
VO
-
-
1^†
VO
VO
VO
-
-
1^†
VO
VO
VO
-
-
1^†
VO
VO
VO
-
-
0^†
VO
VO
VO
-
-
Z^†
VB
VB
ID,Z
-
-
Z^†
VB
VB
VB
-
-
Z^†
VB
VB
VB
-
-
Z^†
VB
ID,Z
VB
-
-
Z^†
VB
VB
ID,Z
-
-
Z^†
VB
VB
VB
-
-
Z^†
VB
ID,Z
VB
-
-
Z^†
VB
VB
ID,Z
-
-
Z^†
VB
VB
VB
-
-
Z^†
VO
Z
VO
-
-
Z^†
VO
VO
Z
-
-
Z^†
VO
VO
VO
-
-
DDR_VREF
ODT[1:0]²
DDRRES[2:1]
VI
VI
VI
VI
-
-
0
VO
VO
VO
-
-
Z^†
VB
VB
VB
-
-
DDRCRES0
VO
VO
VO
VO
-
-
DDRSLWCRES
VB
VB
VB
VB
-
-
DDRIMPCRES
VB
VB
VB
VB
-
-
A[22:16]
H
VO
-
-
-
-
AD[15:0]
H
VB
-
-
-
-
A[2:0]
H
VO
-
-
-
-
ALE
0
VO
-
-
-
-
Notes:
1 = driven to V_CC
0 = driven to V_SS
X = driven to unknown state
ID = the input is disabled
H = pulled up to V_CC
PD = pull-up disabled
AO = analog output level
L = pulled down to V_SS
Z = output disabled (floats)
VB = acts like a Valid Bidirectional pin
VO = a Valid Output level is driven
VI = Need to drive a Valid Input level
† = After power fail sequence completes
‡ = Caused by Hi-Z from mode pins only
1.
Clocks become valid right before M_RST# deasserts.
2.
ODT signal to be low during power up and initialization per DDR-II JEDEC specification.
3.
High impedance common mode DC voltage driven per PCI Express* Specification, Revision 1.0.
4.
Input Disabled, but termination on, per PCI Express* Specification, Revision 1.0.
5.
Hot-Plug Controller signals are pulled up when SHPC is disabled (B_HSLOT[3] = 0 on rising edge of
PWRGD.)
May 2005
32
Intel^® 80333 I/O Processor Datasheet
Order Number: 305433, Revision: 002
Datasheet