MC68HC908JG16 Datasheet, PDF (24/324 Pages) Motorola, Inc – Microcontrollers

List of Figures
Technical Data
24
Figure
Title
Page
11-30 SETUP Token Data Flow for Receive Endpoint 0 . . . . . . . . . 201
11-31 IN Token Data Flow for Transmit Endpoint 0 . . . . . . . . . . . . . 202
11-32 IN Token Data Flow for Transmit Endpoint 1 . . . . . . . . . . . . . 203
12-1 SCI Module Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . .209
12-2 SCI I/O Register Summary . . . . . . . . . . . . . . . . . . . . . . . . . . .210
12-3 SCI Data Formats . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .211
12-4 SCI Transmitter. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 212
12-5 SCI Receiver Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . 217
12-6 Receiver Data Sampling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 218
12-7 Slow Data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 221
12-8 Fast Data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 222
12-9 SCI Control Register 1 (SCC1). . . . . . . . . . . . . . . . . . . . . . . . 228
12-10 SCI Control Register 2 (SCC2). . . . . . . . . . . . . . . . . . . . . . . . 231
12-11 SCI Control Register 3 (SCC3). . . . . . . . . . . . . . . . . . . . . . . . 233
12-12 SCI Status Register 1 (SCS1) . . . . . . . . . . . . . . . . . . . . . . . . 236
12-13 Flag Clearing Sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 239
12-14 SCI Status Register 2 (SCS2) . . . . . . . . . . . . . . . . . . . . . . . . 240
12-15 SCI Data Register (SCDR) . . . . . . . . . . . . . . . . . . . . . . . . . . .241
12-16 SCI Baud Rate Register (SCBR) . . . . . . . . . . . . . . . . . . . . . . 242
13-1
13-2
13-3
13-4
13-5
ADC I/O Register Summary . . . . . . . . . . . . . . . . . . . . . . . . . . 246
ADC Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 247
ADC Status and Control Register (ADSCR) . . . . . . . . . . . . . . 251
ADC Data Register (ADR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 253
ADC Input Clock Register (ADICLK) . . . . . . . . . . . . . . . . . . . 253
14-1
14-2
14-3
14-4
14-5
14-6
14-7
14-8
14-9
I/O Port Register Summary. . . . . . . . . . . . . . . . . . . . . . . . . . .256
Port A Data Register (PTA) . . . . . . . . . . . . . . . . . . . . . . . . . . 258
Data Direction Register A (DDRA) . . . . . . . . . . . . . . . . . . . . . 259
Port A I/O Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 260
Port B Data Register (PTB) . . . . . . . . . . . . . . . . . . . . . . . . . . 261
Data Direction Register B (DDRB) . . . . . . . . . . . . . . . . . . . . . 261
Port B I/O Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 262
Port C Data Register (PTC) . . . . . . . . . . . . . . . . . . . . . . . . . . 263
Data Direction Register C (DDRC) . . . . . . . . . . . . . . . . . . . . . 264
List of Figures
MC68HC908JG16 — Rev. 1.1
Freescale Semiconductor