English
Language : 

MC68HC908JG16 Datasheet, PDF (22/324 Pages) Motorola, Inc – Microcontrollers
List of Figures
Technical Data
22
Figure
Title
Page
8-6
8-7
8-8
8-9
8-10
8-11
8-12
8-13
8-14
8-15
8-16
8-17
8-18
8-19
8-20
8-21
8-22
Sources of Internal Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101
POR Recovery . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102
Interrupt Processing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 107
Interrupt Entry . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108
Interrupt Recovery . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108
Interrupt Recognition Example . . . . . . . . . . . . . . . . . . . . . . . . 109
Interrupt Status Register 1 (INT1). . . . . . . . . . . . . . . . . . . . . . 110
Interrupt Status Register 2 (INT2). . . . . . . . . . . . . . . . . . . . . . 112
Interrupt Status Register 3 (INT3). . . . . . . . . . . . . . . . . . . . . . 112
Wait Mode Entry Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114
Wait Recovery from Interrupt or Break . . . . . . . . . . . . . . . . . . 115
Wait Recovery from Internal Reset. . . . . . . . . . . . . . . . . . . . . 115
Stop Mode Entry Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116
Stop Mode Recovery from Interrupt or Break . . . . . . . . . . . . . 116
SIM Break Status Register (SBSR) . . . . . . . . . . . . . . . . . . . . 117
SIM Reset Status Register (SRSR) . . . . . . . . . . . . . . . . . . . . 118
SIM Break Flag Control Register (SBFCR) . . . . . . . . . . . . . . 119
9-1 Monitor Mode Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 123
9-2 Low-Voltage Monitor Mode Entry Flowchart. . . . . . . . . . . . . . 125
9-3 Monitor Data Format. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 127
9-4 Break Transaction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .127
9-5 Read Transaction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .128
9-6 Write Transaction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 129
9-7 Stack Pointer at Monitor Mode Entry . . . . . . . . . . . . . . . . . . . 132
9-8 Monitor Mode Entry Timing. . . . . . . . . . . . . . . . . . . . . . . . . . .133
10-1
10-2
10-3
10-4
10-5
10-6
10-7
10-8
10-9
TIM Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 138
TIM I/O Register Summary . . . . . . . . . . . . . . . . . . . . . . . . . . .139
PWM Period and Pulse Width . . . . . . . . . . . . . . . . . . . . . . . . 144
TIM Status and Control Register (TSC) . . . . . . . . . . . . . . . . . 150
TIM Counter Registers High (TCNTH) . . . . . . . . . . . . . . . . . . 152
TIM Counter Registers Low (TCNTL) . . . . . . . . . . . . . . . . . . . 153
TIM Counter Modulo Register High (TMODH) . . . . . . . . . . . . 153
TIM Counter Modulo Register Low (TMODL) . . . . . . . . . . . . . 153
TIM Channel 0 Status and Control Register (TSC0) . . . . . . . 154
List of Figures
MC68HC908JG16 — Rev. 1.1
Freescale Semiconductor