AK8152 Datasheet, PDF (8/21 Pages) Asahi Kasei Microsystems – Single PLL Two Output Clock Generator

５．機能説明
[AK8152]
MDIV1[7:0]
MDIV2[7:0]
ICLK
MDIV
PH
CP
LPF
CMP
PLL
VCO
DIV1[2:0]
CLKOUT1
DIV1
NDIV
NDIV1[7:0]
NDIV2[7:0]
DIV2[2:0]
CLKOUT2
DIV2
図 1 AK8152 内部ブロック図
５－１） 入力クロック
ICLK 端子から入力可能なクロック周波数は、12MHz、19.2MHz、26MHz、27MHz、48MHz の５つです。レジスタ
MDIV1[n],MDIV2[n](n=0-7)で、入力する周波数を一つを選択します。レジスタは表 1 を参照して設定して下さ
い。
５－２） PLL
PLL で生成可能な周波数は、108M, 100M, 96M, 90M, 81M, 80M, 78M, 76MHz の 8 周波数です。出力周波数の
設定は、レジスタ MDIV1[n], MDIV2[n], NDIV1[n], NDIV2[n] (n=0-7)で行います。レジスタは表 1 を参照して設定
して下さい。
５－３） 出力分周器 DIV1,DIV2
PLL 出力または ICLK 端子入力が出力分周器 DIV1,DIV2 で分周され、CLKOUTn (n=1,2)端子から出力されます。
分周数は、2,4,6,8,10,12 の 6 つです。分周数の設定は、レジスタ DIV1[n]、DIV2[n](n=0,1,2)で行います。出力分
周器の入力信号の選択はレジスタ DIVnINSEL(n=1,2)で行います。
５－４） 出力クロック周波数とレジスタ設定
CLKOUTn 端子から出力されるクロック周波数は、以下の関係で求められます。
CLKOUTn 端子(n=1,2)の出力周波数 ＝ PLL 出力 または ICLK 端子入力 ／ DIV1,DIV2 の分周数
PLL 出力を分周して出力する場合の出力周波数を表 2 に、ICLK 端子入力を分周して出力する場合の出力周波
数を表 3 にを示します。所望の出力周波数を得るには、表 1 を参照してレジスタを設定して下さい。
draft-J-00b
-8-
2010/3