AK8152 Datasheet, PDF (6/21 Pages) Asahi Kasei Microsystems – Single PLL Two Output Clock Generator

２－６） シリアルインタフェース
２－６－１） SDA/SCL 入出力特性
項目
適用端子
高レベル入力電圧
SDA/SCL⁽¹⁾
低レベル入力電圧
シュミットトリガ入力の
ヒステリシス
低レベル出力電圧
(シンク電流 3mA 時)
SDA/SCL⁽¹⁾
SDA/SCL
SDA
入力電流
入力フィルタで抑圧される
スパイクのパルス幅
SDA/SCL
SDA/SCL
入力容量
SDA/SCL
(1)SDA、SCL 端子は 3.6V 耐圧
[AK8152]
VDD=1.7-1.9V，VDDO1,2 =1.7-2.8V Ta=-20～85℃
記号
MIN
TYP
MAX
単位
V_LH
0.7*VDD
Vi_L
VSS
V_hys
160m
3.6
0.3*VDD
V
V_OL
0
I_i
-10
TSP
C_i
0.2*VDD
10
μA
50
ns
10
pF
２－６－２） 2 線式デジタルインタフェースバスライン特性
SCL クロック周波数
項目
バスフリー時間(ストップ条件とスタート条件の間)
スタート条件ホールド時間
(この後、最初のクロックパルスを生成)
SCL クロックの”L”期間
SCL クロックの”H”期間
反復スタート条件のセットアップ時間
データホールド時間
データセットアップ時間
SDA 及び SCL 信号の立ち上がり時間
SDA 及び SCL 信号の立ち下がり時間
ストップ条件のセットアップ時間
バスラインの容量性負荷
記号
fSCL
tBUF
Min
Typ
Max
単位
-
400
kHz
1.3
-
ms
tHD:STA
0.6
-
ms
tLOW
1.3
tHIGH
0.6
tSU:STA
0.6
tHD:DAT
0
tSU:DAT
0.1
tR
-
tF
-
tSU:STO
0.6
Cb
-
-
ms
-
ms
-
ms
-
ms
-
ms
0.3
ms
0.3
ms
-
ms
200
pF
draft-J-00b
-6-
2010/3