AK8152 Datasheet, PDF (17/21 Pages) Asahi Kasei Microsystems – Single PLL Two Output Clock Generator

[AK8152]
◎アクノリッジ
データを送出しているICは、1バイトのデータを送出した後SDAラインを解放します（”H”の状態にする）。デ
ータを受信した場合、次のクロックでSDAラインを“L”にします。この動作はアクノリッジと呼ばれ、この動作
により正しくデータ転送が行われた事を確認することができます。
本ICはスタートコンディションとスレーブアドレスを受け取るとアクノリッジを生成します。またWRITE命令
の場合には各バイトの受信を完了する度にアクノリッジを生成します。READ命令の場合には、本ICはア
クノリッジ生成に続いて指定されたアドレスのデータを出力した後SDAラインを解放し、SDAラインをモニタ
します。マスターがストップコンディションを送らずアクノリッジを生成した場合、本ICは次のアドレスのデー
タを出力します。マスターがアクノリッジを生成せずストップコンディションを送ると、本ICはデータ出力を終
了します。
Clock pulse
for acknowledge
SCL FROM
MASTER
DATA
OUTPUT BY
TRANSMITTER
DATA
OUTPUT BY
RECEIVER
START
CONDITION
1
8
図 4 アクノリッジの生成
9
not acknowledge
acknowledge
◎第一バイト
スレーブアドレスを含む第一バイトはスタートコンディションの後に入力され、スレーブアドレスによりバス上
のICの中からアクセスするICが選ばれます。スレーブアドレスは上位7ビットで構成されます。本ICのスレ
ーブアドレスは、“1011101”です。スレーブアドレスが入力されると、本ICはアドレスが一致していると判断
してアクノリッジを生成、その後命令を実行します。第一バイトの８番目のビット（最下位ビット）はR/Wビット
です。R/Wビット= “1”のときREAD命令が実行され、R/Wビット=“0”のときWRITE命令が実行されます。
1
0
1
1
1
0
1
R/W
図 5 第一バイトの構成
draft-J-00b
- 17 -
2010/3