AK8152 Datasheet, PDF (15/21 Pages) Asahi Kasei Microsystems – Single PLL Two Output Clock Generator

[AK8152]
５－７－５）ADDRESS : F9h
D7
D6
D5
D4
D3
STBY
---
CLK2
SEL
---
---
1
0
0
0
0
- STBY [Read/Write] ： スタンバイ設定を行います。
D2
D1
D0
---
---
---
0
0
0
（下段：パワーオンリセット時の初期値）
STBY
0
1
デバイスの状態
通常動作
スタンバイ
CLKOUTn(n=1,2)端子
の出力状態
CLKnEN の値に従う
Low
・スタンバイ時は、2 線式デジタル IF 部のみ動作し、他はパワーダウンします。
・ICLK 無入力時は STBY=”1”を設定してください。
・STBY レジスタは、POR 後、”1”に設定されています。通常動作に入るには、STBY=”0”に設定
して下さい。
- CLK2SEL [Read/Write] ： CLKOUT2 端子の出力設定を行います。
CLK2SEL
CLKOUT2 端子の出力
0
DIV2n 設定有効
1
CLKOUT1 と同出力
・CLK2SEL＝”1” の時、CLKOUT２端子は DIV2ｎ(n=0,1,2)の設定によらず、CLKOUT1 と
同じ周波数が出力されます。本機能を使用すると、CLKOUT１と CLKOUT2 の位相関係が
常に一定となります。但し、位相の前後関係は指定できません。動作中に、本レジスタの
設定を変更する場合、５－５の記述の様に、一度スタンバイ状態にした後、設定を変更して
下さい。
draft-J-00b
- 15 -
2010/3