AK8152 Datasheet, PDF (12/21 Pages) Asahi Kasei Microsystems – Single PLL Two Output Clock Generator

５－６）レジスタ構成
[AK8152]
AK8152 は 8 ビットレジスタ 7 個を内蔵しており、2 線式デジタルインタフェースバスを使用してアクセスします
（５－７参照）。以下に構成を示します。
Address
Data
A[7:0]
D7
D6
D5
D4
D3
D2
D1
D0
FFh
CLK2EN CLK1EN
---
---
---
---
---
---
FEh
DIV2
INSEL
DIV22
DIV21
DIV20
DIV1
INSEL
DIV12
DIV11
NDIV1 NDIV1 NDIV1 NDIV1 NDIV1 NDIV1 NDIV1
FDh
[7]
[6]
[5]
[4]
[3]
[2]
[1]
NDIV2 NDIV2 NDIV2 NDIV2 NDIV2 NDIV2 NDIV2
FCh
[7]
[6]
[5]
[4]
[3]
[2]
[1]
MDIV1 MDIV1 MDIV1 MDIV1 MDIV1 MDIV1 MDIV1
FBh
[7]
[6]
[5]
[4]
[3]
[2]
[1]
MDIV2 MDIV2 MDIV2 MDIV2 MDIV2 MDIV2 MDIV2
FAh
[7]
[6]
[5]
[4]
[3]
[2]
[1]
F9h
STBY
---
CLK2
SEL
---
---
---
---
注１）”---“には常に 0 を設定して下さい。
注２）レジスタはパワーオンリセット(POR)で初期値に設定されます。
初期値は各レジスタ項目を参照して下さい。
POR をご利用になる場合、５－９に記載の規定に従って電源を立ち上げて下さい。
DIV10
NDIV1
[0]
NDIV2
[0]
MDIV1
[0]
MDIV2
[0]
---
draft-J-00b
- 12 -
2010/3