AK8152 Datasheet, PDF (20/21 Pages) Asahi Kasei Microsystems – Single PLL Two Output Clock Generator

[AK8152]
５－９）パワーオンリセット（POR）
AK8152 は以下の規定に従って電源を立ち上げると、POR 回路が動作して IC 内部用のリセットパルスを発生
します。リセットパルスが発生すると、レジスタは初期値に設定され、出力端子は表 4 の様な状態になります。
POR 回路を有効とするための電源立ち上げ規定
電源立ち上げ開始時から 20ms 以内に、目標とする電源電圧の 90%に達すること。
注意！ 電源投入時のレジスタ設定は、電源が立ち上がり始めた時点から 150ms 経過後に実施して下さい。
表 5 POR 時の端子状態
端子名
端子状態
SDA
入力モード
CLKOUT1
Low
CLKOUT2
Low
0.9VDD
VDD
VDDO1
VDDO2
POR
SDA/SC
≦20mS
150mS
SDA/SCL 入力可
図 11 推奨立ち上げシーケンス
draft-J-00b
- 20 -
2010/3