AK8152 Datasheet, PDF (5/21 Pages) Asahi Kasei Microsystems – Single PLL Two Output Clock Generator

２－４） ＤＣ特性
項目
高ﾚﾍﾞﾙ入力電圧
低ﾚﾍﾞﾙ入力電圧
入力ﾘｰｸ電流
高ﾚﾍﾞﾙ出力電圧
低ﾚﾍﾞﾙ出力電圧
[AK8152]
VDD=1.7-1.9V，VDDO1,2 =1.7-2.8V Ta=-20～85℃
端子
MIN
TYP
MAX 単位
備考
ICLK
0.7*VDD
ICLK
VSS
ICLK
-10
CLKOUTn
(n=1,2)
CLKOUTn
(n=1,2)
0.8*VDDOn
VDD
0.3*VDD
+10
V
V
μA
V IOH=-4mA
0.2*VDDOn V IOL=4mA
２－５） ＡＣ特性
VDD=1.7-1.9V，VDDO1,2=1.7-2.8V Ta=-20～85℃
項目
端子
MIN
TYP
MAX 単位
備考
外部入力クロック
周波数
12.0
入力周波数はレジスタ
19.2
ICLKn(n=1,2)で設定
ICLK
26.0
MHz
27.0
48.0
外部入力クロック
デューティサイクル
ICLK
40
50
60
%
出力周波数
CLKOUTn
(n=1,2)
[*3]
MHz
出力クロック
立ち上がり時間
CLKOUTn
(n=1,2)
CL=25pF
4.0
ns 0.2*VDDOn→0.8*VDDOn
*1
出力クロック
立ち下がり時間
CLKOUTn
(n=1,2)
CL=25pF
4.0
ns 0.2*VDDOn→0.8*VDDOn
*1
出力クロック
ピリオドジッタ
CLKOUTn
(n=1,2)
出力クロック
デューティサイクル
CLKOUTn
(n=1,2)
40
35ps
(1s)
50
CL=25pF
ps
ICLK=19.2MHz
CLKOUTn=48MHz
*1
60
%
CL=25pF
*1
出力ロック時間
CLKOUTn
(n=1,2)
0.1
1
ms ^{*1 *2}
*1) 設計値
*2) スタンバイ解除後(レジスタ STBY=1→0 設定後)、出力が所定の周波数の±0.1％に安定するまでの時間
*3) 表 1 に規定される周波数、又は、ICLK 端子の入力信号をレジスタ DIVn(n=1,2)で設定した分周比で分周した周波数。
draft-J-00b
-5-
2010/3