AK8152 Datasheet, PDF (14/21 Pages) Asahi Kasei Microsystems – Single PLL Two Output Clock Generator

[AK8152]
５－７－３）ADDRESS : FDh,FCh
FDh
D7
NDIV1
[7]
0
D6
NDIV1
[6]
0
D5
NDIV1
[5]
0
D4
NDIV1
[4]
0
D3
NDIV1
[3]
1
D2
NDIV1
[2]
1
D1
NDIV1
[1]
0
D0
NDIV1
[0]
1
FCh
D7
NDIV2
[7]
0
D6
NDIV2
[6]
0
D5
NDIV2
[5]
0
D4
NDIV2
[4]
0
D3
NDIV2
[3]
1
D2
D1
D0
NDIV2
NDIV2
NDIV2
[2]
[1]
[0]
0
1
0
（下段：パワーオンリセット時の初期値）
- NDIV1[n](n=0～7) [Read/Write]
- NDIV2[n](n=0～7) [Read/Write]
PLL 帰還分周数を設定します。各周波数における設定値は表 3 を参照してください。
５－７－４）ADDRESS : FBh,FAh
FBh
D7
MDIV1
[7]
0
D6
MDIV1
[6]
0
D5
MDIV1
[5]
0
D4
MDIV1
[4]
0
D3
MDIV1
[3]
0
D2
MDIV1
[2]
1
D1
MDIV1
[1]
0
D0
MDIV1
[0]
0
FAh
D7
MDIV2
[7]
0
D6
MDIV2
[6]
0
D5
MDIV2
[5]
0
D4
MDIV2
[4]
0
D3
MDIV2
[3]
0
D2
D1
D0
MDIV2 MDIV2 MDIV2
[2]
[1]
[0]
1
0
0
（下段：パワーオンリセット時の初期値）
- MDIV1[n](n=0～7) [Read/Write]
- MDIV2[n](n=0～7) [Read/Write]
PLL 入力分周数を設定します。各周波数における設定値は表 3 を参照してください。
draft-J-00b
- 14 -
2010/3