33781_09 Datasheet, PDF (30/44 Pages) Freescale Semiconductor, Inc – Quad DSI 2.02 Master with

FUNCTIONAL DEVICE OPERATION
LOGIC COMMANDS AND REGISTERS
Table 9. Register List (continued)
Register Register
Address Name
Register Definition
Bit7
Bit6
Bit5
Bit4
Bit3
Bit2
Bit1
Bit0
0100000
0100001
0100010
0100011
D1R3STAT
D1CTRL
D1EN
D1POLY
DBUS 1 Reg 3 Status
DBUS 1 Control Register
DBUS 1 Enable Register
DBUS 1 Polynomial
0100100 D1SEED DBUS 1 CRC Seed
0100101 D1LENGTH ^{DBUS 1 Short Word and}
CRC Lengths
0100110 D1SSCTRL ^{DBUS 1 Spread Spectrum}
Control
ER
TE
SDS RNE
ICL
0
FIX0 FIX1
-
-
DLYB DLYA
-
LOOP1 LOOP0 MS
TS
ISDD
-
-
-
-
-
EN
CRC CRC CRC CRC CRC CRC CRC CRC
POLY7 POLY6 POLY5 POLY4 POLY3 POLY2 POLY1 POLY0
CRC CRC CRCSEE CRCSEE CRCSEE CRCSEE CRCSEE CRCSEE
SEED7 SEED6 ^D5
D4
D3
D2
D1
D0
SW
LEN3
SW
LEN2
SW
LEN1
SW
LEN0
CRC
LEN3
CRC
LEN2
CRC
LEN1
CRC
LEN0
-
-
-
-
-
DEV2 DEV1 DEV0
0100111 D1FSEL DBUS 1 Frequency Select
0101000 RESERVED Writes/reads of this address
are ignored
0101001 RESERVED ^{Writes/reads of this address}
are ignored
FSEL7
-
-
FSEL6
-
-
FSEL5
-
-
FSEL4
-
-
FSEL3
-
-
FSEL2
-
-
FSEL1
-
-
FSEL0
-
-
0101010 D2R0H ^{DBUS 2 Reg 0 Upper Byte} D15
D14
D13
D12
D11
D10
D9
D8
0101011 D2R0L ^{DBUS 2 Reg 0 Lower Byte}
D7
D6
D5
D4
D3
D2
D1
D0
0101100 D2R0STAT ^{DBUS 2 Reg 0 Status}
ER
TE
SDS RNE
ICL
0
FIX0 FIX1
0101101 D2R1H ^{DBUS 2 Reg 1 Upper Byte} D15
D14
D13
D12
D11
D10
D9
D8
0101110 D2R1L ^{DBUS 2 Reg 1 Lower Byte}
D7
D6
D5
D4
D3
D2
D1
D0
0101111 D2R1STAT ^{DBUS 2 Reg 1 Status}
ER
TE
SDS RNE
ICL
0
FIX0 FIX1
0110000 D2R2H ^{DBUS 2 Reg 2 Upper Byte} D15
D14
D13
D12
D11
D10
D9
D8
0110001 D2R2L ^{DBUS 2 Reg 2 Lower Byte}
D7
D6
D5
D4
D3
D2
D1
D0
0110010 D2R2STAT ^{DBUS 2 Reg 2 Status}
ER
TE
SDS RNE
ICL
0
FIX0 FIX1
0110011 D2R3H ^{DBUS 2 Reg 3 Upper Byte} D15
D14
D13
D12
D11
D10
D9
D8
0110100 D2R3L ^{DBUS 2 Reg 3 Lower Byte}
D7
D6
D5
D4
D3
D2
D1
D0
0110101 D2R3STAT ^{DBUS 2 Reg 3 Status}
ER
TE
SDS RNE
ICL
0
FIX0 FIX1
0110110 D2CTRL ^{DBUS 2 Control Register}
-
-
DLYB DLYA
-
LOOP1 LOOP0 MS
0110111
D2EN ^{DBUS 2 Enable Register}
TS
ISDD
-
-
-
-
-
EN
0111000 D2POLY ^{DBUS 2 Polynomial}
CRC CRC CRC CRC CRC CRC CRC CRC
POLY7 POLY6 POLY5 POLY4 POLY3 POLY2 POLY1 POLY0
0111001 D2SEED ^{DBUS 2 CRC Seed}
CRC CRC CRCSEE CRCSEE CRCSEE CRCSEE CRCSEE CRCSEE
SEED7 SEED6 ^D5
D4
D3
D2
D1
D0
0111010 D2LENGTH DBUS 2 Short Word and
CRC Lengths
SW
LEN3
SW
LEN2
SW
LEN1
SW
LEN0
CRC
LEN3
CRC
LEN2
CRC
LEN1
CRC
LEN0
0111011 D2SSCTRL ^{DBUS 2 Spread Spectrum}
-
-
-
-
-
DEV2 DEV1 DEV0
Control
0111100 D2FSEL ^{DBUS 2 Frequency Select} FSEL7 FSEL6 FSEL5 FSEL4 FSEL3 FSEL2 FSEL1 FSEL0
0111101 RESERVED ^{Writes/reads of this address}
-
-
-
-
-
-
-
-
are ignored
0111110 RESERVED Writes/reads of this address
-
-
-
-
-
-
-
-
are ignored
33781
30
Analog Integrated Circuit Device Data
Freescale Semiconductor