 English |
|
|
|
|
|
|
|
| FMS9884A Datasheet, PDF (12/29 Pages) Fairchild Semiconductor – 3x8-Bit, 108/140/175 Ms/s Triple Video A/D Converter with Clamps | |||
| |||
| ◁ |
PRODUCT SPECIFICATION
FMS9884A
OEOEOEOEOEOE
OEOEOEOEOEOE
OEOEOEOEOEOE
OEOEOEOEOEOE
OEOEOEOEOEOE
OEOEOEOEOEOE
OEOEOEOEOEOE
OEOEOEOEOEOE
OEOEOEOEOEOE
OEOEOEOEOEOE
OEOEOEOEOEOE
Figure 8. Odd and Even Pixels in a Frame
On one frame, even pixels are sampled. On the other, odd
pixels are sampled.
Alternate Pixel Sampling is similar to interlacing used in
broadcast video, except that the columns of pixels are inter-
laced instead of lines.
O1E1O1E1O1E1O1E1O1E1O1E1O1E1
O1E1O1E1O1E1O1E1O1E1O1E1O1E1
O1E1O1E1O1E1O1E1O1E1O1E1O1E1
O1E1O1E1O1E1O1E1O1E1O1E1O1E1
O1E1O1E1O1E1O1E1O1E1O1E1O1E1
O1E1O1E1O1E1O1E1O1E1O1E1O1E1
O1E1O1E1O1E1O1E1O1E1O1E1O1E1
O1E1O1E1O1E1O1E1O1E1O1E1O1E1
O1E1O1E1O1E1O1E1O1E1O1E1O1E1
O1E1O1E1O1E1O1E1O1E1O1E1O1E1
O1E1O1E1O1E1O1E1O1E1O1E1O1E1
Figure 9. Odd Pixels from Frame 1
O1E2 O1E2O1E2O1E2O1E2 O1E2 O1E2
O1E2 O1E2O1E2O1E2O1E2 O1E2 O1E2
O1E2 O1E2O1E2O1E2O1E2 O1E2 O1E2
O1E2 O1E2O1E2O1E2O1E2 O1E2 O1E2
O1E2 O1E2O1E2O1E2O1E2 O1E2 O1E2
O1E2 O1E2O1E2O1E2O1E2 O1E2 O1E2
O1E2 O1E2O1E2O1E2O1E2 O1E2 O1E2
O1E2 O1E2O1E2O1E2O1E2 O1E2 O1E2
O1E2 O1E2O1E2O1E2O1E2 O1E2 O1E2
O1E2 O1E2O1E2O1E2O1E2 O1E2 O1E2
O1E2 O1E2O1E2O1E2O1E2 O1E2 O1E2
Figure 10. Even Pixels from Frame 2
O1 E2 O1 E2 O1 E2 O1 E2 O1 E2 O1 E2
O1 E2 O1 E2 O1 E2 O1 E2 O1 E2 O1 E2
O1 E2 O1 E2 O1 E2 O1 E2 O1 E2 O1 E2
O1 E2 O1 E2 O1 E2 O1 E2 O1 E2 O1 E2
O1 E2 O1 E2 O1 E2 O1 E2 O1 E2 O1 E2
O1 E2 O1 E2 O1 E2 O1 E2 O1 E2 O1 E2
O1 E2 O1 E2 O1 E2 O1 E2 O1 E2 O1 E2
O1 E2 O1 E2 O1 E2 O1 E2 O1 E2 O1 E2
O1 E2 O1 E2 O1 E2 O1 E2 O1 E2 O1 E2
O1 E2 O1 E2 O1 E2 O1 E2 O1 E2 O1 E2
O1 E2 O1 E2 O1 E2 O1 E2 O1 E2 O1 E2
O1 E2 O1 E2 O1 E2 O1 E2 O1 E2 O1 E2
O1 E2 O1 E2 O1 E2 O1 E2 O1 E2 O1 E2
Figure 11. Combined Frames 1 and 2 Output.
O3 E2 O3 E2 O3 E2 O3 E2 O3 E2 O3 E2
O3 E2 O3 E2 O3 E2 O3 E2 O3 E2 O3 E2
O3 E2 O3 E2 O3 E2 O3 E2 O3 E2 O3 E2
O3 E2 O3 E2 O3 E2 O3 E2 O3 E2 O3 E2
O3 E2 O3 E2 O3 E2 O3 E2 O3 E2 O3 E2
O3 E2 O3 E2 O3 E2 O3 E2 O3 E2 O3 E2
O3 E2 O3 E2 O3 E2 O3 E2 O3 E2 O3 E2
O3 E2 O3 E2 O3 E2 O3 E2 O3 E2 O3 E2
O3 E2 O3 E2 O3 E2 O3 E2 O3 E2 O3 E2
O3 E2 O3 E2 O3 E2 O3 E2 O3 E2 O3 E2
O3 E2 O3 E2 O3 E2 O3 E2 O3 E2 O3 E2
Figure 12. Subsequent Output Combining Frames 2 and 3
RGBIN
HSIN
PXCK
HS
SCK
DATACK
DA7-0
HSOUT
P0 P1 P2 P3 P4 P5 P6 P7
5 PIPE DELAY
D0 D1 D2 D3 D4 D5 D6 D7
Figure 13. Single Port Mode
12
REV. 1.2.2 12/7/01
|
▷ |
German
Russian
Spanish
Italian
Polish
Chinese
Japanese
Korean
French
Portuguese