S6E2HE4E0A Datasheet, PDF (145/164 Pages) –

初版
S6E2HE 系列
高速模式
时钟 CLK（所有值参考 VIH 和 VIL 电平跳变点）
参数
数据传输模式时钟频率
时钟低电平时间
时钟高电平时间
时钟上升时间
时钟下降时间
符号
fPP
tWL
tWH
tTLH
tTHL
卡输入 CMD、DAT（参考时钟 CLK）
参数
符号
输入建立时间
tISU
输入保持时间
tIH
卡输出 CMD、DAT（参考时钟 CLK）
参数
符号
数据传输模式输出延迟时间
tODLY
输出保持时间
tOH
单条信号线上总系统电容*
CL
*：为严格满足时序，主机只应驱动一张卡。
引脚名称
S_CLK
S_CLK
S_CLK
S_CLK
S_CLK
条件
CCARD ≤ 10 pF
（单张卡）
（VCC = 2.7 V ~ 3.6 V，VSS = 0 V）
值
最小值 最大值
备注
0
32
MHz
7
–
ns
7
–
ns
–
3
ns
–
3
ns
引脚名称
S_CMD、
S_DATA3:0
S_CMD、
S_DATA3:0
条件
CCARD ≤ 10 pF
（单张卡）
值
最小值 最大值
8
–
2
–
备注
ns
ns
引脚名称
S_CMD、
S_DATA3:0
S_CMD、
S_DATA3:0
–
条件
CL ≤ 40 pF
（单张卡）
CL ≥ 15 pF
（单张卡）
单张卡
值
最小值 最大值
–
22
2.5
–
–
40
备注
ns
ns
pF
S_CLK
（SD 时钟）
S_CMD、
S_DATA3:0
（卡输入）
S_CMD、
S_DATA3:0
（卡输出）
tWL
tWH
50% VCC ^VIH
VIL
VIL
VIH _{50% VCC}
VIH
tTHL
tTLH
tISU
tIH
VIH
VIH
tODLY(Max)
VIL
VIL
tOH(Min)
VOH
VOH
VOL
VOL
高速模式
注意：
− 因为此外设是主机模式，所以卡输入对应的是主机输出，而卡输出对应的是主机输入。
− 在高速模式下，需要将时钟频率（fPP）和 AHB 总线时钟频率设置为相同值。
文档编号：002-00219 版本**
页 145/164