S6E2HE4E0A Datasheet, PDF (142/164 Pages) –

初版
S6E2HE 系列
12.4.14 I²C 时序
标准模式，快速模式
（VCC = 2.7 V ~ 5.5 V，VSS = 0 V）
参数
符号
条件
标准模式
高速模式
最小值 最大值 最小值 最大值 ^单位
备注
SCL 时钟频率
fSCL
0
100
0
400 kHz
（重复）起始信号保持时间
（从 SDA 下降沿到 SCL 下降沿） ^tHDSTA
4.0
–
0.6
–
μs
SCL 时钟低电平时间
SCL 时钟高电平时间
（重复）起始信号的建立时间
（从 SCL 上升沿到 SDA 下降沿）
tLOW
tHIGH
tSUSTA
4.7
–
1.3
–
μs
4.0
–
0.6
–
μs
4.7
–
0.6
–
μs
数据保持时间
（从 SCL 下降沿到 SDA 下降沿/
上升沿）
tHDDAT
CL = 30 pF，
R = (Vp/IOL)*¹
0
3.45*²
0
0.9*³ μs
数据建立时间
（从 SDA 下降沿/上升沿到 SCL
上升沿）
tSUDAT
250
–
100
–
ns
停止信号的建立时间
（从 SCL 上升沿到 SDA 上升沿） ^tSUSTO
4.0
–
0.6
–
μs
停止信号和起始信号之间
的总线空闲时间
tBUF
4.7
–
1.3
–
μs
噪声过滤时间
2 MHz ≤
tCYCP < 40 MHz
2tCYCP*⁴
–
2tCYCP*⁴
–
ns
40 MHz ≤
tCYCP < 60 MHz
4tCYCP*⁴
–
4tCYCP*⁴
–
ns
60 MHz ≤
tCYCP < 80 MHz
6tCYCP*4
–
6tCYCP*⁴
–
ns
tSP
80 MHz ≤
tCYCP < 100 MHz
100 MHz ≤
tCYCP < 120 MHz
8tCYCP*⁴
10tCYCP*⁴
–
–
8tCYCP*⁴
–
10tCYCP*⁴
–
ns
ns
*5
120 MHz ≤
tCYCP < 140 MHz
12tCYCP*⁴
–
12tCYCP*⁴
–
ns
140 MHz ≤
tCYCP < 160 MHz
14tCYCP*⁴
–
14tCYCP*⁴
–
ns
160 MHz ≤
tCYCP < 180 MHz
16tCYCP*⁴
–
16tCYCP*⁴
–
ns
1：R 和 CL 分别表示 SCL 和 SDA 线的上拉电阻和负载电容。Vp 是指上拉电阻的电源电压，而 IOL 是指置总线于 VOL 的保证
电流。
2：tHDDAT 的最大值不能超过器件的 SCL 信号的低电平（tLOW）时间。
3：只要器件满足 tSUDAT ≥ 250 ns 的条件，快速模式 I²C 总线器件便能够用于标准模式 I²C 总线系统中。
4：tCYCP 是指 APB 总线时钟周期时间。有关 I²C 挂接的 APB 总线编号的详细信息，请参考第 8 章框图的内容。
使用标准模式时，外设总线时钟频率必须大于 2 MHz。
使用快速模式时，外设总线时钟频率必须大于 8 MHz。
5：设置寄存器可以修改噪声过滤时间。根据 APB 总线时钟频率改变噪声过滤范围。
文档编号：002-00219 版本**
页 142/164