S6E2HE4E0A Datasheet, PDF (143/164 Pages) –

初版
S6E2HE 系列
高速模式（Fm+）
（VCC = 2.7 V ~ 5.5 V，VSS = 0 V）
参数
符号
条件
高速模式（Fm+）*⁶
最小值
最大值
单位
备注
SCL 时钟频率
fSCL
0
1000
kHz
（重复）起始信号保持时间
（从 SDA 下降沿到 SCL 下降沿）
tHDSTA
0.26
–
μs
SCL 时钟低电平时间
tLOW
0.5
–
μs
SCL 时钟高电平时间
tHIGH
0.26
–
μs
SCL 时钟频率
（重复）起始信号保持时间
（从 SDA 下降沿到 SCL 下降沿）
tSUSTA
tHDDAT
CL = 30 pF，
R = (Vp/IOL)*¹
0.26
–
μs
0
0.45*^2、*³
μs
数据建立时间
（从 SDA 下降沿/上升沿到 SCL 上升沿） ^tSUDAT
50
–
ns
停止信号的建立时间
（从 SCL 上升沿到 SDA 上升沿）
tSUSTO
0.26
–
μs
停止信号和起始信号之间的总线空闲时间 tBUF
0.5
–
μs
60 MHz ≤
tCYCP < 80 MHz
6 tCYCP*⁴
–
ns
80 MHz ≤
tCYCP < 100 MHz
8 tCYCP*⁴
–
ns
噪声过滤时间
tSP
100 MHz ≤
tCYCP < 120 MHz
120 MHz ≤
tCYCP < 140 MHz
10 tCYCP*⁴
12 tCYCP*⁴
–
–
ns
*5
ns
140 MHz ≤
tCYCP < 160 MHz
14 tCYCP*⁴
–
ns
160 MHz ≤
tCYCP < 180 MHz
16 tCYCP*⁴
–
ns
1：R 和 CL 分别表示 SCL 和 SDA 线的上拉电阻和负载电容。Vp 是指上拉电阻的电源电压，而 IOL 是指置总线于 VOL 的保证电
流。
2：tHDDAT 的最大值不能超过器件的 SCL 信号的低电平（tLOW）时间。
3：只要器件满足 tSUDAT ≥ 250 ns 的条件，高速模式 I²C 总线器件便能够用于标准模式 I²C 总线系统中。
4：tCYCP 是指 APB 总线时钟周期时间。有关 I²C 挂接的 APB 总线编号的详细信息，请参考第 8 章框图的内容。
如需使用高速模式（Fm+），请将外设总线时钟的频率设置为 64 MHz 或更高。
5：设置寄存器可以修改噪声过滤时间。根据 APB 总线时钟频率改变噪声过滤范围。
6：使用高速模式（Fm+）时，将 I/O 引脚设置为与 EPFR 寄存器中 I²C Fm+相应的模式。
更多有关信息，请参考“FM4 系列外设手册”的“主要”部分（MN709-00001）中第 12 章：I/O 端口的内容。
SDA
SCL
文档编号：002-00219 版本**
页 143/164