AK4688EN Datasheet, PDF (28/36 Pages) Asahi Kasei Microsystems – Asynchronous Stereo CODEC with Capless Line I/O

[AK4688]
■ ϨδελϚοϓ
Addr
00H
01H
02H
03H
Register Name
Powerdown/Control
(Reserved)
ADC Clock
DAC Clock
D7 D6
D5
0
0
0
0
0
0
0
0
0
0 ACKS DFS1
D4
0
0
DIF1
DFS0
D3
0
0
0
DEM
D2
0
0
CKS1
DIF21
D1
PWDA
0
CKS0
DIF20
D0
PWAD
0
0
SMUTE
注:
アドレス04H∼1FHは書き込み禁止です。
PDN1 pin とPDN2 pin を “L” にすると、全てのレジスタ値は初期化されます。
PDN1 pin を“L”にすると、ADC内部がパワーダウンされます。ADC用レジスタ(Addr: 01h-02h)とPWAD bit
は初期化されます。
PDN2 pin を“L”にすると、DAC内部がパワーダウンされます。DAC用レジスタ(Addr: 03h)とPWDA bitは初
期化されます。
PWAD bitを “0” にすると、ADC内部がパワーダウンされます。但しADC用レジスタ値(Addr: 01h-02h)は初
期化されません。
PWDAbitを “0” にすると、DAC内部がパワーダウンされます。但しDAC用レジスタ値(Addr: 03h)は初期化
されません。
レジスタマップの “0” bitには “0”を書き込んでください。
MS1420-J-00
- 28 -
2012/05