AK4688EN Datasheet, PDF (13/36 Pages) Asahi Kasei Microsystems – Asynchronous Stereo CODEC with Capless Line I/O

[AK4688]
■ γεςϜΫϩοΫ
ಈ࡞આ໌
AK4688は、非同期で動作可能なシリアルオーディオインタフェースを2個 (PORT1, PORT2)持ちます。PORT1
はADC用、PORT2はDAC用のオーディオインターフェースです。各々のPORTにおいて、スレーブモード時
に必要なクロックは、MCLK 1(MCLK2), LRCK1 (LRCK2), BICK1 (BICK2)です。MCLK1 (MCLK2)とLRCK1
(LRCK2)は各々PORT毎に同期する必要はありますが、位相を合わせる必要はありません。
AK4688はADC用にPDN1 pin(or PWAD bit) 、DAC用にPDN2 pin(or PWAD bit) でコントロールするパワーダウ
ン機能をそれぞれ独立に持っています。I²Cコントロールモードの場合は、 PDN1 pin= PDN2 pin = “H” and
PWAD bit = PWDA bit = “1” で動作状態になり(Table 1, Table 3)、H/Wコントロールモードの場合は、PDN1 pin=
PDN2 pin = “H”で動作状態になります(Table 2, Table 4)。動作状態で、マスタモード時 (MSN pin = “H”)にMCLK1
が、スレーブモード時(MSN pin = “L”)に、MCLK1 (MCLK2)、LRCK1 (LRCK2)、BICK1 (BICK2)が停止すると
自動的にパワーダウン状態になり、ADC出力は “0” データ、DAC出力はPull Down(VSS)になります。また、
マスタモード時 (MSN pin = “H”)にMCLK1を、スレーブモード時(MSN pin = “L”)は、MCLK1 (MCLK2)、LRCK1
(LRCK2)、BICK1 (BICK2)を再入力後、パワーダウン状態が解除され動作を再開します。
電源ON等のリセット解除時(PDN1 pin= “L” → “H”) はMCLK1, LRCK1, BICK1 が入力されるまでADCはパワ
ーダウン状態です。電源ON等のリセット解除時(PDN2 pin= “L” → “H”) はMCLK2, LRCK2, BICK2 が入力され
るまでDACはパワーダウン状態です。
PDN1 pin
PWAD bit
Master mode: MCLK1
Slave mode: MCLK1,LRCK1 and BICK1
ADC stauts ADC OUT
L
×
×
Power down
0
H
0
×
Power down
0
H
1
Non-active
Power down
0
H
1
active
Power up ADC output
(×: Don’t Care)
Table 1. System CLOCK for ADC (I²Cコントロールモード、PORT1)
PDN1 pin
Master mode: MCLK1
Slave mode: MCLK1,LRCK1 and BICK1
ADC stauts
ADC OUT
L
×
Power down
0
H
Non-active
Power down
0
H
active
Power up ADC output
(×: Don’t Care)
Table 2. System CLOCK for ADC (H/Wコントロールモード、PORT1)
PDN2 pin PWDA bit
MCLK2,LRCK2
and BICK2
DAC stauts
DAC OUT
L
×
×
Power down
VSS
H
0
×
Power down
VSS
H
1
Non-active
Power down
VSS
H
1
active
Power up
DAC output
(×: Don’t Care)
Table 3. System CLOCK for DAC (I²Cコントロールモード、PORT2)
PDN2 pin
MCLK2,LRCK2
and BICK2
DAC stauts
DAC OUT
L
×
Power down
VSS
H
Non-active
Power down
VSS
H
active
Power up
DAC output
(×: Don’t Care)
Table 4. System CLOCK for DAC (H/Wコントロールモード、PORT2)
MS1420-J-00
- 13 -
2012/05