AK4688EN Datasheet, PDF (23/36 Pages) Asahi Kasei Microsystems – Asynchronous Stereo CODEC with Capless Line I/O

[AK4688]
注：
(1) 電源立ち上げ後、PDN1 pin, PDN2 pin を “L”Æ“H”にしてださい。
この場合、AK4688をリセットするため、150ns以上の“L”区間が必要です。
PDN1 pin = PDN2 pin = “L”の状態で電源を投入してください。すべての電源(DVDD, AVDD1/2)が立ち
上がった後、PDN1 pin, PDN2 pin を“H”にしてください。
(2) チャージポンプ回路のパワーアップ:
PDN1 pinを“L” Æ “H” にし、 MCLK1, BICK1, LRCK1 を入力するか、PDN2 pinを“L” Æ “H”にし、
MCLK2, BICK2, LRCK2を入力するとCVEE pin は、約1.3msec@48kHz(typ)の時間でCVEE電圧になり
ます。
注:Charge-Pump回路が立ち上がっている間PWAD, PWDA bit が “1”に設定された場合、または
PDN1pin、PDN2 pin が “H”に設定された場合、ADC, DACはCharge-Pump回路が立ち上がった後、
初期化されます。
(3) ADCはパワーダウン解除後、ADC アナログ部が初期化されます。timeA=528/fs
(4) DACはパワーダウン解除後、DAC アナログ部が初期化されます。
VREF pinに1μFを装着したときにtimeBは以下のようになります。
timeB＝6/fs×8×2 : Normal speed mode
timeB＝12/fs×8×2 : Double speed mode
timeB＝24/fs×8×2 : Quadruple speed mode
timeBが完了すると、D/A入力可能になります。
(5) アナログ入力に対するディジタル出力、ディジタル入力に対するアナログ出力は群遅延(GD)をもちま
す。
(6) パワーダウン時ADC出力は “0” データです。
(7)チャージポンプ回路のパワーダウン:
(PDN1 pin = “H” Æ “L” or MCLK1, BICK1, LRCK1無入力) かつ (PDN2 pin = “H” Æ “L” or MCLK2, BICK2,
LRCK2無入力)
CVEE pinは、外付けコンデンサと内部の抵抗値に従って0Vになります。内部の抵抗値は、50kΩです。
従ってCVEE pin の外付けコンデンサが1µFの時、時定数は50msec (typ)になります。
(8)チャージポンプが立ち上がった後2048/fsの間待ちます。
(9)ADC/DACパワーダウン解除後VREFが立ち上がるまで約5msec (typ) かかります。
MS1420-J-00
- 23 -
2012/05