English
Language : 

AK4688EN Datasheet, PDF (16/36 Pages) Asahi Kasei Microsystems – Asynchronous Stereo CODEC with Capless Line I/O
◁
[AK4688]
2. Auto Setting Mode (ACKS bit = “1”)
ACKS bit = “1”でDACはAuto Setting Modeになります。サンプリングスピードはMCLK2/LRCK2の比から自動
的に設定されます(Table 13, Table 14)。このモードではDFS1-0 bits は無視されます。
MCLK2
512fs, 768fs
256fs, 384fs
128fs, 192fs
DAC Sampling Speed (fs) LRCK2
Normal Speed Mode
32kHz~48kHz
Double Speed Mode
64kHz~96kHz
Quad Speed Mode
128kHz~192kHz
Table 13. PORT2(DAC) Sampling Speed (ACKS bit = “1”, Auto Setting Mode)
LRCK
fs
32.0kHz
44.1kHz
48.0kHz
32.0kHz
44.1kHz
48.0kHz
88.2kHz
96.0kHz
176.4kHz
192.0kHz
128fs
-
-
-
-
-
22.5792
24.5760
192fs
-
-
-
-
-
33.8688
36.8640
MCLK (MHz)
256fs
384fs
512fs
-
-
-
8.192
11.2896
12.288
-
-
-
12.288
16.9344
18.432
16.3840
22.5792
24.5760
22.5792 33.8688
-
24.5760 36.8640
-
-
-
-
-
-
-
Table 14. システムクロック例
768fs
24.5760
33.8688
36.8640
1152fs
36.8640
-
-
Sampling
Speed
Normal
Double
-
-
-
-
-
-
-
-
Quad
MCLK= 256fs/384fsのとき、32kHz~96kHzのサンプリングレートまで対応します(Table 15)が、32kHz~48kHzの
サンプリングレートのときのDR, S/NはMCLK= 512fs/768fsの時に比べて劣化します。
MCLK
DR, S/N
256fs/384fs
102dB
512fs/768fs
105dB
Table 15. MCLK周波数とDR, S/Nの関係(fs = 48kHz)
■ σΟΤϯϑΝγεϑΟϧλ
DACはIIRフィルタによるディエンファシスフィルタ (50/15μs 特性) を内蔵しています。入力データに対して
DEM bit = “1”が選択された時、ディエンファシスフィルタが有効になります。ディエンファシスフィルタが
ON時のゲインエラーについては、ディジタルフィルタ特性の項目を参照して下さい。Double Speed Mode
(MCLK2=256fs/384fs), Quad Speed Mode (MCLK2=128fs/192fs)のとき、ディエンファシスフィルタは OFFです。
設定はI2Cコントロールモードのみで行い、DAC (DEM bit)に対して設定できます。(Table 16)
DEM bit De-emphasis Filter
1
ON
0
OFF
(default)
Table 16. De-emphasis Control (Normal Speed Mode)
MS1420-J-00
- 16 -
2012/05
 ▷