XC4000 Datasheet, PDF (18/22 Pages) Xilinx, Inc – Third Generation Field-Programmable Gate Arrays

XC4000 Logic Cell Array Family
XC4013/XC4013D Pinouts
Pin
Description
VCC
I/O (A8)
I/O (A9)
I/O
I/O
I/O
I/O
-
I/O (A10)
I/O (A11)
VCC
I/O
I/O
I/O
I/O
GND
I/O
I/O
I/O
I/O
I/O (A12)
I/O (A13)
I/O
I/O
I/O
I/O
I/O (A14)
SGCK1 (A15, I/O)
VCC
-
-
-
-
GND
-
PGCK1 (A16,I/O)
I/O (A17)
I/O
I/O
I/O (TDI)
I/O (TCK)
I/O
I/O
I/O
I/O
I/O
I/O
GND
I/O
I/O
I/O (TMS)
I/O
VCC
I/O
I/O
-
I/O
I/O
I/O
I/O
I/O
I/O
GND
VCC
PQ160
142
143
144
145
146
-
-
-
147
148
-
-
-
149
150
151
-
-
152
153
154
155
-
-
156
157
158
159
160
-
-
-
-
1
-
2
3
4
5
6
7
8
9
-
-
-
-
10
11
12
13
14
-
-
-
-
-
-
15
16
17
18
19
20
Boundary
MQ208 PG223 BG225 PQ240 Scan Order
183
J4
A10 212
-
184
J3
E8
213
74
185
J2
F8
214
77
186
J1
B7
215
80
187
H1
A7
216
83
188
H2
G7
217
86
189
H3
E7
218
89
-
-
-
219*
-
190
G1
F7
220
92
191
G2
C7
221
95
-
-
-
222
-
-
H4
B6
223
98
-
G4
E6
224
101
192
F1
D7
225
104
193
E1
F6
226
107
194
G3
A5
227
-
195
F2
B5
228
110
196
D1
D5
229
113
197
C1
C5
230
116
198
E2
C6
231
119
199
F3
A4
232
122
200
D2
D4
233
125
-
F4
B4
234
128
-
E4
C3
235
131
201
B1
A3
236
134
202
E3
C2
237
137
203
C2
D6
238
140
204
B2
A2
239
143
205
D3
A6
240
-
206*
-
-
-
-
207*
-
-
-
-
208*
-
-
-
-
1*
-
-
-
-
2
D4
A1
1
-
3*
-
-
-
-
4
C3
B1
2
146
5
C4
B3
3
149
6
B3
C4
4
152
7
C5
B2
5
155
8
A2
C1
6
158
9
B4
E3
7
161
10
C6
D2
8
164
11
A3
D3
9
167
12
B5
D1
10
170
13
B6
E5
11
173
-
D5
F4
12
176
-
D6
E2
13
179
14
C7
E1
14
-
15
A4
E4
15
182
16
A5
F3
16
185
17
B7
F2
17
188
18
A6
F5
18
191
-
-
F1
19
-
-
D7
G4
20
194
-
D8
G2
21
197
-
-
-
22*
-
19
C8
G3
23
200
20
A7
G6
24
203
21
B8
G5
25
206
22
A8
G1
26
209
23
B9
H5
27
212
24
C9
H7
28
215
25
D9
H1
29
-
26
D10
H2
30
-
Pin
Description
I/O
I/O
I/O
I/O
I/O
I/O
-
I/O
I/O
VCC
I/O
I/O
I/O
I/O
GND
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
SGCK2 (I/O)
O (M1)
GND
I (M0)
-
-
-
-
VCC
I (M2)
PGCK2 (I/O)
I/O (HDC)
I/O
I/O
I/O
I/O (LDC)
I/O
I/O
I/O
I/O
I/O
I/O
GND
I/O
I/O
I/O
I/O
VCC
I/O
I/O
-
I/O
I/O
I/O
I/O
I/O
I/O (ERR, INIT)
VCC
Boundary
PQ160 MQ208 PG223 BG225 PQ240 Scan Order
21
27
C10
H6
31
218
22
28
B10
H3
32
221
23
29
A9
J6
33
224
24
30
A10
H4
34
227
-
31
A11
J1
35
230
-
32
C11
J5
36
233
-
-
-
-
37*
-
-
-
D11
J2
38
236
-
-
D12
J7
39
239
-
-
-
K1
40
-
25
33
B11
J3
41
242
26
34
A12
K2
42
245
27
35
B12
K5
43
248
28
36
A13
K3
44
251
29
37
C12
L1
45
-
-
-
D13
K6
46
254
-
-
D14
L2
47
257
-
38
B13
J4
48
260
-
39
A14 M2
49
263
30
40
A15
L5
50
266
31
41
C13 M1
51
269
32
42
B14
H3
52
272
33
43
A16
L3
53
275
34
44
B15 M4
54
278
35
45
C14
N1
55
281
36
46
A17
N2
56
284
37
47
B16
K4
57
287
38
48
C15
L4
58
290
39
49
D15
41
59
-
40
50
A18
P1
60
293†
-
51*
-
-
-
-
-
52*
-
-
-
-
-
53*
-
-
-
-
-
54*
-
-
-
-
41
55
D16
R6
61
-
42
56
C16
R2
62
294†
43
57
B17
P3
63
295
44
58
E16 M6
64
298
45
59
C17
P2
65
301
46
60
D17
R3
66
304
47
61
B18
N3
67
307
48
62
E17
N5
68
310
49
63
F16
N4
69
313
50
64
C18
R4
70
316
-
65
D18
P4
71
319
-
66
F17
N6
72
322
-
-
E15
P5
73
325
-
-
F15 M5
74
328
51
67
G16
R5
75
-
52
68
E18 M7
76
331
53
69
F18
P6
77
334
54
70
G17
L6
78
337
55
71
G18
N7
79
340
-
-
-
-
80
-
-
72
H16
P7
81
343
-
73
H17 M8
82
346
-
-
-
-
83*
-
-
-
G15 K7
84
349
-
-
H15
L7
85
352
56
74
H18
R7
86
355
57
75
J18
N8
87
358
58
76
J17
J8
88
361
59
77
J16
P8
89
364
60
78
J15 R10
90
-
* Indicates unconnected package pins.
† Contributes only one bit (.i) to the boundary scan register.
2-64