English
Language : 

XC4000 Datasheet, PDF (12/22 Pages) Xilinx, Inc – Third Generation Field-Programmable Gate Arrays
◁
XC4000 Logic Cell Array Family
XC4006 Pinouts
Pin
PC
Description P8C484
VCC
2
I/O (A8)
3
I/O (A9)
4
I/O
-
I/O
-
-
-
-
-
I/O (A10)
5
I/O (A11)
6
I/O
-
I/O
-
GND
-
-
-
-
-
I/O
-
I/O
-
I/O (A12)
7
I/O (A13)
8
I/O
-
I/O
-
I/O (A14)
9
SGCK1 (A15, I/O) 10
VCC
11
-
-
-
-
-
-
-
-
GND
12
-
-
PGCK1 (A16, I/O) 13
I/O (A17)
14
I/O
-
I/O
-
I/O (TDI)
15
I/O (TCK)
16
I/O
-
I/O
-
-
-
-
-
GND
-
I/O
-
I/O
-
I/O (TMS)
17
I/O
18
-
-
-
-
I/O
-
I/O
-
I/O
19
I/O
20
GND
21
VCC
22
PG
PQ
PQ
P1G51656 P1Q61060 P2Q02808
H3
142
183
H1 143 184
G1 144 185
G2
145
186
G3
146
187
-
-
188*
-
-
189*
F1
147 190
F2
148 191
E1
149 192
E2
150 193
F3
151 194
-
-
195*
-
-
196*
D1 152 197
D2 153 198
E3
154 199
C1 155 200
C2 156 201
D3 157 202
B1 158 203
B2 159 204
C3 160 205
-
-
206*
-
-
207*
-
-
208*
-
-
1*
C4
1
2
-
-
3*
B3
2
4
A1
3
5
A2
4
6
C5
5
7
B4
6
8
A3
7
9
A4
8
10
-
9
11
-
-
12*
-
-
13*
C6
10
14
B5
11
15
B6
12
16
A5
13
17
C7
14
18
-
-
19*
-
-
20*
B7
15
21
A6
16
22
A7
17
23
A8
18
24
C8
19
25
B8
20
26
Boundary
Scan Order
-
50
53
56
59
-
-
62
65
68
71
-
-
-
74
77
80
83
86
89
92
95
-
-
-
-
-
-
-
98
101
104
107
110
113
116
119
-
-
-
122
125
128
131
-
-
134
137
140
143
-
-
Pin
Description
I/O
I/O
I/O
I/O
-
-
I/O
I/O
I/O
I/O
GND
-
-
I/O
I/O
I/O
I/O
I/O
I/O
I/O
SGCK2 (I/O)
O M(M11)
GND
I (MM00)
-
-
-
-
VCC
I (MM22)
PGCK2 (I/O)
I/O (HDC)
I/O
I/O
I/O
I/O (LDC)
I/O
I/O
-
-
GND
I/O
I/O
I/O
I/O
-
-
I/O
I/O
I/O
I/O (ERR,INIT)
VCC
PC
P C848 4
23
24
-
-
-
-
25
26
-
-
-
-
-
-
-
27
-
-
-
28
29
30
31
32
-
-
-
-
33
34
35
36
-
-
-
37
-
-
-
-
-
-
-
38
39
-
-
-
-
40
41
42
PG
PQ
PQ
P1G51656 P1Q61060 P2Q02808
C9
21
27
B9
22
28
A9
23
29
B10
24
30
-
-
31*
-
-
32*
C10 25
33
A10
26
34
A11
27
35
B11
28
36
C11 29
37
-
-
38*
-
-
39*
A12
30
40
-
31
41
B12
32
42
A13
33
43
A14
34
44
C12 35
45
B13
36
46
B14
37
47
A15
38
48
C13 39
49
A16
40
50
-
-
51*
-
-
52*
-
-
53*
-
-
54*
C14 41
55
B15
42
56
B16
43
57
D14
44
58
C15 45
59
D15
46
60
E14
47
61
C16 48
62
E15
49
63
D16
50
64
-
-
65*
-
-
66*
F14
51
67
F15
52
68
E16
53
69
F16
54
70
G14 55
71
-
-
72*
-
-
73*
G15 56
74
G16 57
75
H16
58
76
H15
59
77
H14
60
78
Boundary
Scan Order
146
149
152
155
-
-
158
161
164
167
-
-
-
170
173
176
179
182
185
188
191
194
-
197†
-
-
-
-
-
198†
199
202
205
208
211
214
217
220
-
-
-
223
226
229
232
-
-
235
238
241
244
-
* Indicates unconnected package pins.
† Contributes only one bit (.i) to the boundary scan register.
2-58
 ▷