PIC32MX3XX_1 Datasheet, PDF (68/208 Pages) Microchip Technology – High-Performance, General Purpose and USB 32-bit Flash Microcontrollers

TABLE 4-20: SYSTEM CONTROL REGISTERS MAP^(1,2)
Bits
31/15
30/14
29/13
28/12
27/11
26/10
25/9
24/8
23/7
22/6
21/5
20/4
19/3
18/2
17/1
16/0
31:16 —
F000 OSCCON
15:0
—
—
PLLODIV<2:0>
COSC<2:0>
—
RCDIV<2:0>
NOSC<2:0>
— SOSCRDY —
CLKLOCK ULOCK LOCK
PBDIV<1:0>
SLPEN
CF
PLLMULT<2:0>
0000
UFRCEN SOSCEN OSWEN 0000
31:16 —
—
—
—
—
—
—
—
—
—
—
—
—
—
—
— 0000
F010 OSCTUN
15:0
—
—
—
—
—
—
—
—
—
—
TUN<5:0>
0000
31:16 —
—
—
—
—
—
—
—
—
—
—
—
—
—
—
— 0000
0000 WDTCON
15:0 ON
—
—
—
—
—
—
—
—
SWDTPS<4:0>
—
WDTCLR 0000
31:16 —
—
—
—
—
—
—
—
—
—
—
—
—
—
—
— 0000
F600 RCON
15:0
—
—
—
—
—
—
CMR VREGS EXTR
SWR
—
WDTO SLEEP
IDLE
BOR
POR 0000
31:16 —
—
—
—
—
—
—
—
—
—
—
—
—
—
—
— 0000
F610 RSWRST
15:0
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
SWRST 0000
Legend:
x = unknown value on Reset, — = unimplemented, read as ‘0’. Reset values are shown in hexadecimal.
Note 1:
All registers in this table have corresponding CLR, SET and INV Registers at their virtual addresses, plus offsets of 0x4, 0x8 and 0xC, respectively. See Section 12.1.1 “CLR, SET and INV Registers” for more
information.
2: Reset values are dependent on the DEVCFGx Configuration bits and the type of reset.