English
Language : 

PIC32MX3XX_1 Datasheet, PDF (57/208 Pages) Microchip Technology – High-Performance, General Purpose and USB 32-bit Flash Microcontrollers
TABLE 4-10: I2C1-2 REGISTERS MAP(1)
Bits
31/15 30/14 29/13 28/12 27/11 26/10
25/9
24/8
23/7
22/6
21/5
20/4
19/3
18/2
17/1
16/0
31:16 —
5000 I2C1CON
15:0 ON
—
—
—
—
—
—
—
—
—
—
—
—
—
—
— 0000
FRZ
SIDL SCLREL STRICT A10M DISSLW SMEN GCEN STREN ACKDT ACKEN RCEN
PEN
RSEN
SEN 0000
31:16 —
—
—
—
—
—
—
—
—
—
—
—
—
—
—
— 0000
5010 I2C1STAT
15:0 ACKSTAT TRSTAT
—
—
—
BCL GCSTAT ADD10 IWCOL I2COV
D/A
P
S
R/W
RBF
TBF 0000
5020
I2C1ADD
31:16
15:0
—
—
31:16 —
5030 I2C1MSK
15:0
—
5040 I2C1BRG 31:16
—
15:0
—
31:16 —
5050 I2C1TRN
15:0
—
31:16 —
5260 I2C1RCV
15:0
—
31:16 —
5200 I2C2CON
15:0 ON
0000
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
0000
—
—
—
—
—
ADD<9:0>
0000
—
—
—
—
—
—
—
—
—
—
—
—
—
—
— 0000
—
—
—
—
—
MSK<9:0>
0000
—
—
—
—
—
—
—
—
—
—
—
—
—
—
— 0000
—
—
—
I2C1BRG<11:0>
0000
—
—
—
—
—
—
—
—
—
—
—
—
—
—
— 0000
—
—
—
—
—
—
—
I2CT1DATA<7:0>
0000
—
—
—
—
—
—
—
—
—
—
—
—
—
—
— 0000
—
—
—
—
—
—
—
I2CR1DATA<7:0>
0000
—
—
—
—
—
—
—
—
—
—
—
—
—
—
— 0000
FRZ
SIDL SCLREL STRICT A10M DISSLW SMEN GCEN STREN ACKDT ACKEN RCEN
PEN
RSEN
SEN 0000
31:16 —
—
—
—
—
—
—
—
—
—
—
—
—
—
—
— 0000
5210 I2C2STAT
15:0 ACKSTAT TRSTAT
—
—
—
BCL GCSTAT ADD10 IWCOL I2COV
D/A
P
S
R/W
RBF
TBF 0000
31:16 —
—
—
—
—
—
—
—
—
—
—
—
—
—
—
— 0000
5220 I2C2ADD
15:0
—
—
—
—
—
—
ADD<9:0>
0000
31:16 —
—
—
—
—
—
—
—
—
—
—
—
—
—
—
— 0000
5230 I2C2MSK
15:0
—
—
—
—
—
—
MSK<9:0>
0000
5240 I2C2BRG 31:16
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
— 0000
15:0
—
—
—
—
I2C2BRG<11:0>
0000
31:16 —
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
5250 I2C2TRN
15:0
—
—
—
—
—
—
—
—
I2CT2DATA<7:0>
31:16 —
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
5260 I2C2RCV
15:0
—
—
—
—
—
—
—
—
I2CR2DATA<7:0>
Legend:
x = unknown value on Reset, — = unimplemented, read as ‘0’. Reset values are shown in hexadecimal.
Note 1:
All registers in this table except I2CxRCV have corresponding CLR, SET and INV Registers at their virtual addresses, plus offsets of 0x4, 0x8 and 0xC, respectively. See Section 12.1.1 “CLR, SET and INV
Registers” for more information.
0000
0000
0000
0000