HYMP112F72CP8N3-C4 Datasheet, PDF(9/32 Page) Hynix Semiconductor

English

English German Russian Spanish Italian Polish Chinese Japanese Korean French Portuguese	Language :

HYMP112F72CP8N3-C4 Datasheet, PDF (9/32 Pages) Hynix Semiconductor – 240pin Fully Buffered DDR2 SDRAM DIMMs

◁

1240pin Fully Buffered DDR2 SDRAM DIMMs

FUNCTIONAL BLOCK DIAGRAM

4GB(512Mbx72) ECC FB-DIMM - 4 Rank

DQS5

DQS14

DQ40

DQ41

DQ42

DQ43

DQ44

DQ45

DQ46

DQ47

DM/ NU/

RDQS RDQS DQS DQS CS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

DM/ NU/

RDQS RDQS DQS DQS CS

I/O 0

I/O 1

I/O 2

I/O 3

D14

I/O 4

I/O 5

I/O 6

I/O 7

DM/ NU/

RDQS RDQS DQS DQS CS

I/O 0

I/O 1

I/O 2

I/O 3

D23

I/O 4

I/O 5

I/O 6

I/O 7

DM/ NU/

RDQS RDQS DQS DQS CS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

D32

I/O 5

I/O 6

I/O 7

DQS6

DQS15

DQ48

DQ49

DQ50

DQ51

DQ52

DQ53

DQ54

DQ55

DM/

RDQS

NU/

RDQS

DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

DM/ NU/

RDQS RDQS

DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

D15

I/O 4

I/O 5

I/O 6

I/O 7

DM/ NU/

RDQS RDQS

DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

D24

I/O 4

I/O 5

I/O 6

I/O 7

DM/ NU/

RDQS RDQS

DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

D33

I/O 5

I/O 6

I/O 7

DQS7

DQS16

DQ56

DQ57

DQ58

DQ59

DQ60

DQ61

DQ62

DQ63

DM/

RDQS

NU/

RDQS

DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

DM/ NU/

RDQS RDQS

DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

D16

I/O 4

I/O 5

I/O 6

I/O 7

DM/ NU/

RDQS RDQS

DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

D25

I/O 4

I/O 5

I/O 6

I/O 7

DM/ NU/

RDQS RDQS

DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

D34

I/O 5

I/O 6

I/O 7

DQS8

DQS17

DQ24

DQ25

DQ26

DQ27

DQ28

DQ29

DQ30

DQ31

DM/ NU/

RDQS RDQS DQS DQS CS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

DM/ NU/

RDQS RDQS DQS DQS CS

I/O 0

I/O 1

I/O 2

I/O 3

D17

I/O 4

I/O 5

I/O 6

I/O 7

DM/ NU/

RDQS RDQS DQS DQS CS

I/O 0

I/O 1

I/O 2

I/O 3

D26

I/O 4

I/O 5

I/O 6

I/O 7

DM/ NU/

RDQS RDQS DQS DQS CS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

D35

I/O 5

I/O 6

I/O 7

PN0-PN13

PS0-PS9

DQ0-DQ63

CB0-CB7

DQS0-DQS17

DQS0-DQS8

SCL

SDA

SA1-SA2

SA0

RESET

SN0-SN13

SS0-SS9

CKE0 -> CKE(D0-D17)

CKE1 -> CKE(D18-D35)

ODT0 -> ODT(D0-D17)

ODT1 -> ODT(D18-D26)

ODT2 -> ODT(D27-D35)

BA0-BA2 (all SDRAMs)

A0,A1-A3-A5-A7-A15(all SDRAMs)

A2,A6 (D0-D7, D8-D16, Dâ8-D25, D27-D34)

A2_ECC, A6_ECC (D8, D17, D26, D35)

RAS (all SDRAMs)

CAS (all SDRAMs)

Note:

Serial PD

SCL

SDA

WP A0 A1 A2

SA0 SA1 SA2

VTT

VCC

VDDSPD

VDD

VREF

VSS

Terminators

AMB

SPD,AMB

D0âD17,AMB

D0âD17

D0âD17,SPD,AMB

SCK/SCK

WE (all SDRAMs)

1. DQ-to-I/O wiring may be changed within a byte.

CK/CK (all SDRAMs)

All address/command/control/clock

VTT

2. There are two physical copies of each address/command/control/clock excluding

CKE0/1, ODT1/2, CS

Rev 1.01 / Sep. 2008

▷