HYMP112F72CP8N3-C4 Datasheet, PDF (5/32 Pages) Hynix Semiconductor – 240pin Fully Buffered DDR2 SDRAM DIMMs

1240pin Fully Buffered DDR2 SDRAM DIMMs
FUNCTIONAL BLOCK DIAGRAM
1GB(128Mbx72) ECC FB-DIMM
/S0
DQS0
/DQS0
DQS9
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DM
RDQS
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
NU /CS
/RDQS
D0
DQS /DQS
DQS1
/DQS1
DQS10
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
DM
RDQS
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
NU /CS
/RDQS
D1
DQS /DQS
DQS2
/DQS2
DQS11
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
DM
RDQS
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
NU /CS
/RDQS
D2
DQS /DQS
DQS3
/DQS3
DQS12
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ31
DM
RDQS
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
NU /CS
/RDQS
D3
DQS /DQS
All address/command/control/clock
VTT
Serial PD
SCL
SCL
SDA
U0
WP A0 A1 A2
SA0 SA1 SA2
SDA
VTT
VCC
VDD SPD
VDD
VREF
VSS
DQS4
/DQS4
DQS13
DQ32
DQ33
DQ34
DQ35
DQ36
DQ37
DQ38
DQ39
DM
RDQS
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
NU /CS
/RDQS
D4
DQS /DQS
DQS5
/DQS5
DQS14
DQ40
DQ41
DQ42
DQ43
DQ44
DQ45
DQ46
DQ47
DM
RDQS
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
NU /CS
/RDQS
D5
DQS /DQS
DQS6
/DQS6
DQS15
DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ55
DM
RDQS
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
NU /CS
/RDQS
D6
DQS /DQS
DQS7
/DQS7
DQS16
DQ56
DQ57
DQ58
DQ59
DQ60
DQ61
DQ62
DQ63
DM
RDQS
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
NU /CS
/RDQS
D7
DQS /DQS
DQS8
/DQS8
DQS17
CB0
CB1
CB2
CB3
CB4
CB5
CB6
CB7
DM
RDQS
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
NU /CS
/RDQS
D8
DQS /DQS
PN0-PN13
SN0-SN13
/PN0-/PN13
/SN0-/SN13
Terminators
PS0-PS9
/PS0-/PS9
SS0-SS9
/SS0-/SS9
A
AMB
DQ0-DQ63
M
/S0-/CS(all SDRAMs)
Serial PD,AMB
CB0-CB7
B
CKE0 -> CKE
DQS0-DQS17
DO-D8, AMB
/DQS0-/DQS8
ODT -> ODT
SCL
DO-D8
SDA
BA0-BA2
SA0-SA2
A0-A15
DO-D8,SPD, AMB
/RESET
/RAS
/CAS
/WE
SCK/ /SCK
CK/ /CK
Notes :
1. DQ-to-I/O wiring may be changed within a byte.
2. There are two physical copies of each address/command/control/clock.
Rev 1.01 / Sep. 2008
5