HYMP112F72CP8N3-C4 Datasheet, PDF (6/32 Pages) Hynix Semiconductor – 240pin Fully Buffered DDR2 SDRAM DIMMs

1240pin Fully Buffered DDR2 SDRAM DIMMs
FUNCTIONAL BLOCK DIAGRAM
2GB(256Mbx72) ECC FB-DIMM
/S 1
/S 0
DQS
/D Q S
DQS9
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQS1
/D Q S 1
DQS10
DM
RDQS
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
N U /C S
/R D Q S
D0
D Q S /D Q S
DM
N U /C S
R D Q S /R D Q S
I/O 0
I/O 1
I/O 2
D9
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
D Q S /D Q S
DQ8
DQ 9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ 15
DQS2
/D Q S2
DQS11
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ 23
DQS3
/D Q S3
DQS12
D M N U /C S D Q S /D Q S
R D Q S /R D Q S
I/O 0
I/O 1
I/O 2
I/O 3
D1
I/O 4
I/O 5
I/O 6
I/O 7
DM
N U /C S D Q S /D Q S
RDQ S /RDQ S
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
D10
z
I/O 5
I/O 6
I/O 7
D M N U /C S
R D Q S _{/R D Q S}
I/O 0
I/O 1
I/O 2
I/O 3
D2
I/O 4
I/O 5
I/O 6
I/O 7
D Q S /D Q S
DM
N U /C S D Q S /D Q S
RDQ S /RDQ S
I/O 0
I/O 1
I/O 2
I/O 3
D11
I/O 4
I/O 5
I/O 6
I/O 7
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ 31
DQS4
/D Q S4
DQS13
D M _{N U} /C S D Q S /D Q S
R D Q S _{/R D Q S}
I/O 0
I/O 1
I/O 2
I/O 3
D3
I/O 4
I/O 5
I/O 6
I/O 7
D M N U /C S D Q S /D Q S
R D Q S /R D Q S
I/O 0
I/O 1
I/O 2
I/O 3
D12
I/O 4
I/O 5
I/O 6
I/O 7
DQ32
DQ33
DQ34
DQ35
DQ36
DQ37
DQ38
DQ 39
D M N U /C S D Q S /D Q S
RDQ S /RDQ S
I/O 0
I/O 1
I/O 2
D4
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
D M N U /C S D Q S /D Q S
R D Q S /R D Q S
I/O 0
I/O 1
I/O 2
D13
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
A ll add ress/co m m and /co ntrol/clock
V TT
Serial PD
SCL
SCL
SDA
U0
WP A0 A1 A2
SA0 SA1 SA2
VTT
VCC
SDA VDD SPD
VDD
VREF
VSS
DQS5
/D Q S 5
DQS14
D Q 40
D Q 41
D Q 42
D Q 43
D Q 44
D Q 45
D Q 46
DQ 47
DQS6
/DQ S6
DQS15
D M N U /C S
R D Q S /R D Q S
I/O 0
I/O 1
I/O 2
I/O 3
D5
I/O 4
I/O 5
I/O 6
I/O 7
D Q S /D Q S
DM
N U /C S D Q S /D Q S
R D Q S /R D Q S
I/O 0
I/O 1
I/O 2
I/O 3
D14
I/O 4
I/O 5
I/O 6
I/O 7
DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ 55
DQS7
/D Q S7
DQS16
D M N U /C S
R D Q S /R D Q S
I/O 0
I/O 1
I/O 2
I/O 3
D6
I/O 4
I/O 5
I/O 6
I/O 7
D Q S /D Q S
DM
N U /C S D Q S /D Q S
R D Q S /R D Q S
I/O 0
I/O 1
I/O 2
D15
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
D Q 56
D Q 57
D Q 58
D Q 59
D Q 60
D Q 61
D Q 62
DQ 63
DQS8
/D Q S 8
DQS17
D M N U /C S
R D Q S /R D Q S
I/O 0
I/O 1
I/O 2
I/O 3
D7
I/O 4
I/O 5
I/O 6
I/O 7
D Q S /D Q S
DM
N U /C S D Q S /D Q S
R D Q S /R D Q S
I/O 0
I/O 1
I/O 2
I/O 3
D16
I/O 4
I/O 5
I/O 6
I/O 7
C B0
C B1
C B2
C B3
C B4
C B5
C B6
C B7
D M N U /C S
R D Q S /R D Q S
I/O 0
I/O 1
I/O 2
I/O 3
D8
I/O 4
I/O 5
I/O 6
I/O 7
D Q S /D Q S
DM
N U /C S D Q S /D Q S
R D Q S /R D Q S
I/O 0
I/O 1
I/O 2
I/O 3
D17
I/O 4
I/O 5
I/O 6
I/O 7
PN 0 -PN 1 3
S N 0 -S N 13
/PN 0-/P N 1 3
/S N 0 -/SN 13
PS0-PS9
SS0-SS9
/PS0-/PS9
/SS0-/SS9
A
/S0-/CS (D0-D8)
D Q 0 -D Q 63
M
CKE0 -> CKE (D0-D8)
Term inators
CB0-CB7
B
/S1-/CS (D9-D17)
AMB
D Q S 0-D Q S 1 7
/D Q S0 -/D Q S 8
CKE1 -> CKE (D9-D17)
Serial PD ,AM B
DO-D17, AMB
SCL
SDA
SA0-SA2
O DT -> O D T (all SD RAM s)
BA0-BA2 (all SD RAM s)
A0-A15 (all SD RAM s)
D O -D 17
/RESET
/R A S (all SD R A M s)
/C A S (all SD R A M s)
DO-D17,SPD, AM B _{SCK, /SCK}
/W E (all SD R AM s)
CK, /CK (all SD RAM s)
Notes :
1. DQ-to-I/O wiring may be changed within a byte.
2. There are two physical copies of each address/command/control/clock.
Rev 1.01 / Sep. 2008
6