W65C816S Datasheet, PDF (35/62 Pages) List of Unclassifed Manufacturers – Microprocessor

The Western Design Center, Inc.
Table 6-4 OpCode Matrix
W65C816S Data Sheet
M
M
S
S
D
D
LSD
0
1
2
3
4
5
6
7
8
9
A
B
C
D
E
F
BRK s ORA(d,x)
0
7,2
6,2
COP s
7,2 *
ORA d,s
4,2 *
TBS d
5,2 !
ORA d
3,2
ASL d
5,2 *
ORA [d] PHP s
6,2
3,1
ORA#
2,2
ASL A
2,1
PHD s
4,1 *
TSB a
6,3 !
ORA a
4,3
ASL a
6,3
ORA al
5,4 *
0
BPL r ORA(d),y ORA(d) ORA(d,s),y
1
2,2
5,2
5,2 !
7,2 *
TRB d
5,2 !
ORA d,x
4,2
ASL d,x ORA[d],y CLC i ORA a,y
6,2 *
6,2
2,1
4,3
INC A
2,1 !
TCS i
2,1 *
TRB a
6,3 !
ORA a,x ASL a,x ORA al,x
4,3
7,3
5,4 *
1
2
JSR a AND(d,x)
6,3
6,2
JSL al
8,4 *
AND d,s
4,2 *
BIT d
3,2
AND d
3,2
ROL d
5,2 *
AND [d] PLP s
6,2
4,1
AND#
2,2
ROL A
2,1
PLD s
5,1 *
BIT a
4,3
AND a
4,3
ROL a
6,3
AND al
5,4 *
2
BMI r AND(d),y AND(d) AND(d,s),y BIT d,x AND d,x ROL d,x AND[d],y SEC i AND a,y DEC A TSC i
3
2,2
5,2
5,2 !
7,2 *
4,2 !
4,2
6,2 *
6,2
2,1
4,3
2,1 ! 2,1 *
BIT a,x AND a,x ROL a,x AND al,x
4,3 !
4,3
7,3
5,4 *
3
RTI s EOR(d,x) WDM
4
7,1
6,2
2,2 *
EOR d,s
4,2 *
MVP xyc
7,3 *
EOR d
3,2
LSR d
5,2 *
EOR [d]
6,2
PHA s
3,1
EOR #
2,2
LSR A
2,1
PHK s
3,1 *
JMP a
3,3
EOR a
4,3
LSR a
6,3
EOR al
5,4 *
4
5
BVC r EOR (d),y EOR (d) EOR(d,s),y MVN xyc EOR d,x
2,2
5,2
5,2 !
7,2 *
7,3 *
4,2
LSR d,x
6,2 *
EOR[d].y
6,2
CLI i
2,1
EOR a,y PHY s
4,3
3,1 !
TCD i
2,1 *
JMP al
4,4 *
EOR a,x
4,3
LSR a,x
7,3
EOR al,x
5,4 *
5
RTS s ADC(d,x)
6
6,1
6,2
PER s
6,3 *
ADC d,s
4,2 *
STZ d
3,2 !
ADC d
3,2
ROR d
5,2 *
ADC[d]
6,2
PLA s
4,1
ADC#
2,2
ROR A
2,1
RTL s
6,1 *
JMP (a)
5,3
ADC a
4,3
ROR a ADC al
6,3
5,4 *
6
BVS r ADC(d),y ADC(d) ADC(d,s),y STZ d,x ADC d,x ROR d,x ADC[d],y SEI i ADC a,y PLY s TDC i JMP(a,x) ADC a,x ROR a,x ADC al,x
7
2,2
5,2
5,2 !
7,2 *
4,2 !
4,2
6,2 *
6,2
2,1
4,3
4,1
2,1 *
6,3 !
4,3
7,3
5,4 *
7
8
BRA r STA(d,x)
2,2 !
6,2
BRL rl
3,3 *
STA d,s
4,2 *
STY d
3,2
STA d
3,2
STX d
3,2 *
STA[d]
6,2
DEY i
2,1
BIT #
2,2 !
TXA i
2,1
PHB s
3,1 *
STY a
4,3
STA a
4,3
STX a
4,3
STA al
5,4 *
8
BCC r STA(d),y STA (d) STA(d,s),y STY d,x STA d,x STX d,y STA[d],y TYA i STA a,y TXS i
9
2,2
6,2
5,2 !
7,2 *
4,2
4,2
4,2 *
6,2
2,1
5,3
2,1
TXY i
2,1 *
STZ a
3,4 !
STA a,x STZ a,x STA al,x
5,3
5,3 !
5,4 *
9
LDY # LDA (d,x)
A
2,2
6,2
LDX #
2,2
LDA d,s
4,2 *
LDY d
3,2
LDA d
3,2
LDX d
3,2 *
LDA [d] TAY i
6,2
2,1
LDA#
2,2
TAX i
2,1
PLB s
4,1 *
LDY a
4,3
LDA a
4,3
LDX a
4,3
LDA al
5,4 *
A
B
BCS r LDA (d),y LDA (d) LDA(d,s),y LDY d,x LDA d,x LDX d,y LDA[d],y CLV i LDA a,y
2,2
5,2
5,2 !
7,2 *
4,2
4,2
4,2 *
6,2
2,1
4,3
TSX i
2,1
TYX i
2,1 *
LDY a,x
4,3
LDA a,x LDX a,y
4,3
4,3
LDA al,x
5,4 *
B
CPY # CMP (d,x)
C
2,2
6,2
REP #
3,2 *
CMP d,s
4,2 *
CPY d
3,2
CMP d
3,2
DEC d
5,2 *
CMP [d]
6,2
INY i
2,1
CMP #
2,2
DEX i
2,1
WAI i
3,1 !
CPY a
4,3
CMP a
4,3
DEC a
6,3
CMP al
5,4 *
C
BNE r CMP (d),y CMP (d) CMP(d,s),y
D
2,2
5,2
5,2 !
7,2 *
PEI s
6,2 *
CMP d,x DEC d,x CMP[d],y CLD i CMP a,y
4,2
6,2 *
6,2
2,1
4,3
PHX s
3,1 !
STP i
3,1 !
JML (a)
6,3 *
CMP a,x DEC a,x CMP al,x
4,3
7,3
5,4 *
D
E
CPX #
2,2
SBC (d,x)
6,2
SEP #
3,2 *
SBC d,s
4,2 *
CPX d
3,2
SBC d
3,2
INC d
5,2 *
SBC [d]
6,2
INX i
2,1
SBC #
2,2
NOP i
2,1
XBA i
3,1 *
CPX a
4,3
SBC a
4,3
INC a
6,3
SBC al
5,4 *
E
BEQ r SBC (d),y SBC (d) SBC(d,s),y
F
2,2
5,2
5,2 !
7,2 *
PEA s
5,3 *
SBC d,x
4,2
INC d,x
6,2 *
SBC[d],y
6,2
SED i
2,1
SBC a,y
4,3
PLX s
4,1 !
XCE i
2,1 *
JSR (a,x) SBC a,x INC a,x SBC al,x
6,3 *
4,3
7,3
5,4 *
F
0
1
2
3
4
5
6
7
8
9
A
B
C
D
E
F
* = Old instruction with new addressing modes
! = New Instruction
The Western Design Center
W65C816S
35