English
Language : 

AK4495SEQ Datasheet, PDF (52/58 Pages) Asahi Kasei Microsystems – Quality-oriented Premium 32-Bit 2ch DAC
◁
Digital Ground
System
Controller
Analog Ground
[AK4495S]
34 AOUTLP
35 VCOML
36 VREFLL
37 VREFLL
38 VREFHL
39 VREFHL
40 AVDD
41 AVSS
42 MCLK
43 DVSS
44 DVDD
AK4495SEQ
AOUTRP 22
VCOMR 21
VREFLR 20
VREFLR 19
VREFHR 18
VREFHR 17
ACKS/CAD1 16
DEM1 15
DEM0 14
I2C 13
PSN 12
1. グランドと電源のデカップリング
Figure 29. Ground Layout
AK4495Sではディジタルノイズのカップリングを最小限に抑えるため、AVDD, VDDL/R とDVDDをデカ
ップリングします。AVDD, VDDL/R にはシステムのアナログ電源を供給し、DVDDにはシステムのディ
ジタル電源を供給して下さい。AVDD, VDDL/R とDVDDの配線はレギュレータ等からの低インピーダン
ス状態のまま分けて配線して下さい。その際、AVDD, VDDL/R とDVDDの立ち上げシーケンスを考慮す
る必要はありません。AVSS, DVSS, VSSL, VSSR は同じアナロググランドに接続して下さい。デカップリ
ングコンデンサ、特に小容量のセラミックコンデンサはAK4495Sにできるだけ近づけて接続します。
2. 基準電圧
VREFHL/R pinとVREFLL/R pinに入力される電圧の差がアナログ出力のフルスケールを決定します。通常
はVREFHL/R pinをAVDDに接続し、VREFLL/R pinをVSS に接続します。VREFHL/R pinとVREFLL/R pin
との間に0.1µFのセラミックコンデンサを接続します。VCML/Rはアナログ信号のコモン電圧として使わ
れます。このピンには高周波ノイズを除去するために、10µF程度の電解コンデンサと並列に0.1µFのセラ
ミックコンデンサをVSS との間に接続して下さい。特に、セラミックコンデンサはピンにできるだけ近
づけて接続して下さい。VCML/R pinから電流を取ってはいけません。ディジタル信号、特にクロックは
AK4495Sへのカップリングを避けるためVREFHL/R, VREFLL/R pinからできるだけ離して下さい。
3. アナログ出力
アナログ出力は完全差動出力になっており、出力レンジはAVDD/2を中心に2.8Vpp (typ, VREFHL/R 
VREFLL/R = 5V)です。差動出力は外部で加算されます。AOUTL/R +, AOUTL/R の加算電圧はVAOUT =
(AOUT+)(AOUT)です。加算ゲインが１の場合、出力レンジは5.6Vpp (typ, VREFHL/R  VREFLL/R = 5V)
です。外部加算回路のバイアス電圧は外部で供給します。入力コードのフォーマットは2’s complement (2
の補数)で7FFFFFH(@24bit)に対しては正のフルスケール、800000H(@24bit) に対しては負のフルスケー
ル、000000H(@24bit)でのVAOUTの理想値は0V電圧が出力されます。
内蔵の変調器の帯域外ノイズ(シェーピングノイズ)は内蔵のスイッチトキャパシタフィルタ(SCF)で減
衰されます。
Figure 30は差動出力を1個のオペアンプで加算する外部LPF回路例です。Figure 31は差動出力の回路例及
び3個のオペアンプを使った外部LPF回路例です。
MS1560-J-01
- 52 -
2013/11
 ▷