AK4495SEQ Datasheet, PDF (38/58 Pages) Asahi Kasei Microsystems – Quality-oriented Premium 32-Bit 2ch DAC

[AK4495S]
■ 同期化機能
AK4495Sは内部のカウンタを外部クロックのエッジから3/256fsの範囲内になるよう、内部カウンタをリ
セットする機能を備えています。PCM modeもしくはEXDF modeで動作中にSYNCE-bitを”1”に設定する
と、両方のチャネルの入力データが8192回連続して“0”の場合、もしくはRSTN bit=”0”の場合に、クロッ
ク同期化機能が有効になります。PCM mode時はLRCKの立下りエッジ(データフォーマットI2S mode時
は立上りエッジ)に同期させ、EXDF mode時はWCKの立下りエッジに同期させます。
このとき、アナログ出力はVCML/R電圧になります。Figure 16に入力データが8192回連続して“0”の場合
の同期化シーケンス、Figure 17にRSTN bitを用いた同期化シーケンスを示します。
(1) 入力データが8192回連続して“0”の場合の同期化
入力データが8192回連続して"0"の場合、もしくはアッテネーション設定によりデータが8192回連続して
"0"になった場合、DZFL/DZFR pinは“H”になり同期化機能が有効になります。なお、同期化機能は両方
のチャネルのデータが8192回連続して"0"の場合になると有効になります。Figure 16に入力データが8192
回連続して“0”の場合の同期化シーケンスを示します。
D/A In
(Digital)
SMUTE
ATT_Level
Attenuation
GD
AOUT
(1)
(1)
-
GD
GD
(4)
DZF pin
Internal Counter
Reset
Internal
Data Reset
(2)
8192/fs
SYNC
Operation (2)
4~5/fs (3)
(2)
8192/fs
SYNC
Operation (2)
(5)
注：
(1) ATT設定値  ATT遷移時間。例えば、Normal Speed Mode時、ATT設定値が“255”の場合は7424LRCK
サイクルです。
(2) 両方のチャネルの入力データが8192回連続して“0”の場合、両法のチャネルのDZF pinが“H”になり、
同期化機能は有効になります。
(3) 内部カウンタリセット時は4～5/fsの間、内部データを強制的に"0"に固定します。
(4) 内部カウンタリセット時にクリックノイズが出力されることがあります。このノイズはデータが
“0”の場合でも出力されます。クリックノイズが問題になる場合はアナログ出力を外部でミュートし
てください。
(5) 内部クロックと外部クロック入力が同期している場合は、同期化機能が有効であってもカウンタ
リセットはされません。
Figure 16. 入力データが8192回連続して“0”の場合の同期化シーケンス
MS1560-J-01
- 38 -
2013/11