AK4495SEQ Datasheet, PDF (27/58 Pages) Asahi Kasei Microsystems – Quality-oriented Premium 32-Bit 2ch DAC

[AK4495S]
[2] DSD mode
必要なクロックは、MCLK, DCLKです。MCLKとDCLKは同期する必要はありますが位相を合わせる必
要はありません。MCLK周波数はDCKS bitで設定します。
動作中(PDN pin = “H”)に、MCLKが止まった場合は、AK4495Sは自動的にリセット状態になり、アナロ
グ出力はAVDD/2電圧(typ)を出力します。
DCKS bit
0
1
MCLK Frequency DCLK Frequency
512fs
64fs
768fs
64fs
Table 15. System Clock (DSD Mode)
(default)
AK4495SはDSDデータストリームの2.8224MHz(64fs)と5.6448MHz(128fs)に対応します。設定はDSDSEL
bitで行い、DSDSEL bit = “0”のとき2.8224MHz (64fs)に対応し、DSDSEL bit = “1”のとき5.6448MHz (128fs)
に対応します。
DSDSEL
bit
DSD data stream
0
2.8224MHz (default)
1
5.6448MHz
Table 16. DSD Sampling Speed Control
AK4495SはVolume pass機能があります。DSDD1-0 bitで3種類選択できます。
DSDD1 DSDD0
Mode
0
0
Normal path (default)
0
1
Volume pass
1
0
Reserved
1
1
Reserved
Table 17. DSD Play Back Mode Control
AK4495SはDSDのオーディオデータが2048sample(1/fs)の期間すべて”1”, “0”となったとき内部で出力を
ミュートする機能があります。DDM bitでこのミュート機能が有効になります。ミュートされた場合、
LchとRchのフラグをDML bit, DMR bitに立てます。信号が通常のレベルに戻った時にミュートを自動解
除するか、レジスタで解除するかをDMC bitで選択できます。ミュートをレジスタで解除する場合は
DMRE bitで解除することが出来ます。
MS1560-J-01
- 27 -
2013/11