|
TLC32047C Datasheet, PDF (44/61 Pages) Texas Instruments – Wide-Band Analog Interface Circuit | |||
|
◁ |
SHIFT
CLK
FSX, FSR,
FSD
DR
DX
DATA-DR
2V
2V
8V
td (CH-FL)
8V
D15
D14
tsu (DX)
D15 D14
D13
D13
td (CH-DR)
D12 D11
D12 D11
tc (SCLK)
2V
2V
8V
td (CH-FH)
2V
D2
D1 D0
D2
D1
D0
Donât Care
D15
D14 D13 D12 D11
D2
D1 D0
Figure 4 â2. Dual-Word (Telephone Interface) Mode Timing
SHIFT
CLK
FSX, FSRâ
DR
DX
2V
2V
8V
td (CH-FL)
8V
td (CHâDR)
tc (SCLK)
2V 2V
8V
td (CH-FH)
2V
D15
D14 D13 D12 D11
D2
D1 D0
tsu (DX)
D15 D14 D13 D12 D11
D2
D1
D0
Donât Care
EODX, EODRâ¡
th (DX)
td (CH-EL)
8V
td (CH-EH)
2V
Figure 4 â3. Word Timing
â The time between falling edges of FSR is the A/D conversion period and the time between falling edges of FSX is the
D/A conversion period.
â¡ In the word format, EODX and EODR go low to signal the end of a 16-bit data word to the processor. The word-cycle
is 20 shift-clocks wide, giving a four-clock period setup time between data words.
4â2
|
▷ |