M393T3253FG Datasheet, PDF(7/18 Page) Samsung semiconductor – DDR2 Registered SDRAM MODULE 240pin Registered Module based on 256Mb F-die 72-bit ECC

English

English German Russian Spanish Italian Polish Chinese Japanese Korean French Portuguese	Language :

M393T3253FG Datasheet, PDF (7/18 Pages) Samsung semiconductor – DDR2 Registered SDRAM MODULE 240pin Registered Module based on 256Mb F-die 72-bit ECC

◁

256MB, 512MB Registered DIMMs

DDR2 SDRAM

Functional Block Diagram: 512MB, 64Mx72 Module(populated as 1 rank of x4 DDR2 SDRAMs)

M393T6450FG(Z)0 / M393T6450FG(Z)3 / M393T6450FZA

VSS

RS0

DQS0

DQ0

DQ1

DQ2

DQ3

DQS1

DQ8

DQ9

DQ10

DQ11

DQS2

DQ16

DQ17

DQ18

DQ19

DQS3

DQ24

DQ25

DQ26

DQ27

DQS4

DQ32

DQ33

DQ34

DQ35

DQS5

DQ40

DQ41

DQ42

DQ43

DQS6

DQ48

DQ49

DQ50

DQ51

DQS7

DQ56

DQ57

DQ58

DQ59

DQS8

CB0

CB1

CB2

CB3

I/O 0

I/O 1

I/O 2

I/O 3

CS DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

CS DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

CS DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

CS DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

CS DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

CS DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

CS DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

CS DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

CS DQS DQS

DM0/DQS9

NC/DQS9

DQ4

DQ5

DQ6

DQ7

DM1/DQS10

NC/DQS10

DQ12

DQ13

DQ14

DQ15

DM2/DQS11

NC/DQS11

DQ20

DQ21

DQ22

DQ23

DM3/DQS12

NC/DQS12

DQ28

DQ29

DQ30

DQ31

DM4/DQS13

NC/DQS13

DQ36

DQ37

DQ38

DQ39

DM5/DQS14

NC/DQS14

DQ44

DQ45

DQ46

DQ47

DM6/DQS15

NC/DQS15

DQ52

DQ53

DQ54

DQ55

DM7DQS16

NC/DQS16

DQ60

DQ61

DQ62

DQ63

DM8/DQS17

NC/DQS17

CB4

CB5

CB6

CB7

I/O 0

I/O 1

I/O 2

I/O 3

CS DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

CS DQS DQS

D10

I/O 0

I/O 1

I/O 2

I/O 3

CS DQS DQS

D11

I/O 0

I/O 1

I/O 2

I/O 3

CS DQS DQS

D12

I/O 0

I/O 1

I/O 2

I/O 3

CS DQS DQS

D13

I/O 0

I/O 1

I/O 2

I/O 3

CS DQS DQS

D14

I/O 0

I/O 1

I/O 2

I/O 3

CS DQS DQS

D15

I/O 0

I/O 1

I/O 2

I/O 3

CS DQS DQS

D16

I/O 0

I/O 1

I/O 2

I/O 3

CS DQS DQS

D17

Serial PD

SCL

WP A0 A1 A2

SDA

SA0 SA1 SA2

VDDSPD

VDD/VDDQ

VREF

VSS

Serial PD

D0 - D17

S0*

BA0-BA1

A0-A12

RAS

CAS

CKE0

ODT0

RESET**

PCK7**

1:2

RST

Signals for Address and Command Parity Function (M393T6450FZA)

RSO-> CS : DDR2 SDRAMs D0-D17

RBA0-RBA1 -> BA0-BA1 : DDR2 SDRAMs D0-D17

RA0-RA12 -> A0-A12 : DDR2 SDRAMs D0-D17

RRAS -> RAS : DDR2 SDRAMs D0-D17

RCAS -> CAS : DDR2 SDRAMs D0-D17

RWE -> WE : DDR2 SDRAMs D0-D17

RCKE0 -> CKE : DDR2 SDRAMs D0-D17

RODT0 -> ODT0 : DDR2 SDRAMs D0-D17

Notes :

1. DQ-to-I/O wiring may be changed per nibble.

2. Unless otherwise noted, resister values are 22 Ohms.

VSS

VDD

PAR_IN

100K ohms

C0 Register A VDD

VDD

PAR_IN

PPO

QERR

C0 Register B

PAR_IN

PPO

QERR

The resistors on Par_In, A13, A14, A15, BA2 and the

signal line of Err_Out refer to the section: "Register

Options for Unused Address inputs"

Err_Out

* S0 connects to DCS of Register1, CSR of Register2.

CSR of register 1 and DCS of register 2 connects to VDD.

* RESET, PCK7 and PCK7 connects to both Registers.

Other signals connect to one of two Registers.

CK0

RESET

PCK0-PCK6, PCK8, PCK9 -> CK : DDR2 SDRAMs D0-D8

PCK7 -> CK : Register

Rev. 1.3 Aug. 2005

▷