M393T3253FG Datasheet, PDF(6/18 Page) Samsung semiconductor – DDR2 Registered SDRAM MODULE 240pin Registered Module based on 256Mb F-die 72-bit ECC

English

English German Russian Spanish Italian Polish Chinese Japanese Korean French Portuguese	Language :

M393T3253FG Datasheet, PDF (6/18 Pages) Samsung semiconductor – DDR2 Registered SDRAM MODULE 240pin Registered Module based on 256Mb F-die 72-bit ECC

◁

256MB, 512MB Registered DIMMs

DDR2 SDRAM

Functional Block Diagram: 512MB, 64Mx72 Module(populated as 2 rank of x8 DDR2 SDRAMs)

M393T6453FG(Z)0 / M393T6453FG(Z)3 / M393T6453FZA

RS1

RS0

DQS0

DM0/DQS9

NC/DQS9

DQ0

DQ1

DQ2

DQ3

DQ4

DQ5

DQ6

DQ7

DM/ NU/ CS DQS DQS

RDQS RDQS

I/O 0

I/O 1 D0

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

DQS4

DM4/DQS13

NC/DQS13

DM/ NU/ CS DQS DQS

RDQS RDQS

I/O 0

I/O 1 D9

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

DQ32

DQ33

DQ34

DQ35

DQ36

DQ37

DQ38

DQ39

DM/ NU/ CS DQS DQS

RDQS RDQS

I/O 0

I/O 1 D4

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

DM/ NU/ CS DQS DQS

RDQS RDQS

I/O 0

I/O 1 D13

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

DQS1

DM1/DQS10

NC/DQS10

DQ8

DQ9

DQ10

DQ11

DQ12

DQ13

DQ14

DQ15

DM/ NU/ CS DQS DQS

RDQS RDQS

I/O 0

I/O 1 D1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

DQS5

DM5/DQS14

NC/DQS14

DM/ NU/ CS DQS DQS

RDQS RDQS

I/O 0

I/O 1

I/O 2

D10

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

DQ40

DQ41

DQ42

DQ43

DQ44

DQ45

DQ46

DQ47

DM/ NU/ CS DQS DQS

RDQS RDQS

I/O 0

I/O 1 D5

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

DM/ NU/ CS DQS DQS

RDQS RDQS

I/O 0

I/O 1

I/O 2

D14

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

DQS2

DM2/DQS11

NC/DQS11

DQ16

DQ17

DQ18

DQ19

DQ20

DQ21

DQ22

DQ23

DM/ NU/ CS DQS DQS

RDQS RDQS

I/O 0

I/O 1 D2

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

DQS6

DM6/DQS15

NC/DQS15

DM/ NU/ CS DQS DQS

RDQS RDQS

I/O 0

I/O 1 D11

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

DQ48

DQ49

DQ50

DQ51

DQ52

DQ53

DQ54

DQ55

DM/ NU/ CS DQS DQS

RDQS RDQS

I/O 0

I/O 1 D6

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

DM/ NU/ CS DQS DQS

RDQS RDQS

I/O 0

I/O 1 D15

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

DQS3

DM3/DQS12

NC/DQS12

DQ24

DQ25

DQ26

DQ27

DQ28

DQ29

DQ30

DQ31

DM/ NU/ CS DQS DQS

RDQS RDQS

I/O 0

I/O 1 D3

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

DQS7

DM7/DQS16

NC/DQS16

DM/ NU/ CS DQS DQS

RDQS RDQS

I/O 0

I/O 1 D12

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

DQ56

DQ57

DQ58

DQ59

DQ60

DQ61

DQ62

DQ63

DM/ NU/ CS DQS DQS

RDQS RDQS

I/O 0

I/O 1 D7

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

DM/ NU/ CS DQS DQS

RDQS RDQS

I/O 0

I/O 1 D16

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

DQS8

DM8/DQS17

NC/DQS17

CB0

CB1

CB2

CB3

CB4

CB5

CB6

CB7

S0*

S1*

BA0-BA1

A0-A12

RAS

CAS

CKE0

CKE1

ODT0

ODT1

RESET**

PCK7**

Serial PD

VDDSPD

Serial PD

DM/ NU/ CS DQS DQS

RDQS RDQS

I/O 0

I/O 1 D8

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

DM/ NU/ CS DQS DQS

RDQS RDQS

I/O 0

I/O 1 D17

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

SCL

WP A0 A1 A2

SA0 SA1 SA2

SDA

VDD/VDDQ

VREF

VSS

D0 - D17

Signals for Address and Command Parity Function (M393T6453FZA)

1:2

RST

RSO-> CS : DDR2 SDRAMs D0-D8

VSS

RS1-> CS : DDR2 SDRAMs D9-D17

RBA0-RBA1 -> BA0-BA1 : DDR2 SDRAMs D0-D17

VDD

RA0-RA12 -> A0-A12 : DDR2 SDRAMs D0-D17 PAR_IN

C0 Register A VDD

VDD

PAR_IN

PPO

RRAS -> RAS : DDR2 SDRAMs D0-D17

100K ohms

QERR

C0 Register B

PAR_IN

PPO

QERR

RCAS -> CAS : DDR2 SDRAMs D0-D17

RWE -> WE : DDR2 SDRAMs D0-D17

RCKE0 -> CKE : DDR2 SDRAMs D0-D8

The resistors on Par_In, A13, A14, A15, BA2 and the

signal line of Err_Out refer to the section: "Register

RCKE1 -> CKE : DDR2 SDRAMs D9-D17

Options for Unused Address inputs"

RODT0 -> ODT0 : DDR2 SDRAMs D0-D8

RODT1 -> ODT1 : DDR2 SDRAMs D9-D17

Notes :

1. DQ-to-I/O wiring may be changed per nibble.

2. Unless otherwise noted, resister values are 22 Ohms

3. RS0 and RS1 alternate between the back and front sides of the DIMM

Err_Out

* S0 connects to DCS and S0 connects to CSR on a Register,

S1 connects to DCS and S0 connects to CSR on another Register.

** RESET, PCK7 and PCK7 connects to both Registers.

Other signals connect to one of two Registers.

CK0

RESET

PCK0-PCK6, PCK8, PCK9 -> CK : DDR2 SDRAMs D0-D17

PCK7 -> CK : Register

Rev. 1.3 Aug. 2005

▷