M393B1K73DH0 Datasheet, PDF (21/56 Pages) Samsung semiconductor – 240pin Registered DIMM

Registered DIMM
datasheet
Rev. 1.3
DDR3 SDRAM
S0
S1
BA[N:0]
A[N:0]
RAS
CAS
WE
CKE0
CKE1
1:2
R
E
G
ODT0
I
S
T
E
CK0_t
R
120Ω
A
CK0_c
CK1
CK1
PAR_IN
RESET
120Ω
RST_n
ARS0A-> CS1 : SDRAMs D1, D3, D5, D7, D9
D19, D21, D23, D25, D27
ARS0B-> CS1 : SDRAMs D11, D13, D15, D17
D29, D31, D33, D35
ARS1A-> CS0 : SDRAMs D0, D2, D4, D6, D8
D18, D20, D22, D24, D26
ARS1B-> CS0 : SDRAMs D10, D12, D14, D16
D28, D30, D32, D34
ARBA[N:0]A -> BA[N:0] : SDRAMs D[9:0], D[27:18]
ARBA[N:0]B -> BA[N:0] : SDRAMs D[17:10], D[35:28]
ARA[N:0]A -> A[N:0] : SDRAMs D[9:0], D[27:18]
ARA[N:0]B -> A[N:0] : SDRAMs D[17:10], D[35:28]
ARRASA -> RAS : SDRAMs D[9:0], D[27:18]
ARRASB -> RAS : SDRAMs D[17:10], D[35:28]
ARCASA -> CAS : SDRAMs D[9:0], D[27:18]
ARCASB -> CAS : SDRAMs D[17:10], D[35:28]
ARWEA -> WE : SDRAMs D[9:0], D[27:18]
ARWEB -> WE : SDRAMs D[17:10], D[35:28]
ARCKE0A -> CKE1 : SDRAMs D1, D3, D5, D7, D9
D19, D21, D23, D25, D27
ARCKE0B -> CKE1 : SDRAMs D11, D13, D15, D17
D29, D31, D33, D35
ARCKE1A -> CKE0 : SDRAMs D0, D2, D4, D6, D8
D18, D20, D22, D24, D26
ARCKE1B -> CKE0 : SDRAMs D10, D12, D14, D16
D28, D30, D32, D34
ARODT0A -> ODT1 : SDRAMs D1, D3, D5, D7, D9
D19, D21, D23, D25
ARODT0B -> ODT1 : SDRAMs D11, D13, D15, D17
D29, D31, D33, D35
APCK0A -> CK : SDRAMs D[9:0]
APCK0B -> CK : SDRAMs D[17:10]
APCK1A -> CK : SDRAMs D[27:18]
APCK1B -> CK : SDRAMs D[35:28]
APCK0A -> CK : SDRAMs D[9:0]
APCK0B -> CK : SDRAMs D[17:10]
APCK1A -> CK : SDRAMs D[27:18]
APCK1B -> CK : SDRAMs D[35:28]
Err_out
RST : SDRAMs D[71:0]
S2
S3
BA[N:0]
A[N:0]
RAS
CAS
WE
CKE0
CKE1
1:2
R
E
G
ODT1
I
S
T
E
CK0_t
R
120Ω
B
CK0_c
BRS2A-> CS1 : SDRAMs D45, D47, D49, D51, D53
D63, D65, D67, D69, D71
BRS2B-> CS1 : SDRAMs D37, D39, D41, D43
D55, D57, D59, D61
BRS3A-> CS0 : SDRAMs D44, D46, D48, D50, D52
D62, D64, D66, D68, D70
BRS3B-> CS0 : SDRAMs D36, D38, D40, D42
D54, D56, D58, D60
BRBA[N:0]A -> BA[N:0] : SDRAMs D[53:44], D[71:62]
BRBA[N:0]B -> BA[N:0] : SDRAMs D[43:36], D[61:54]
BRA[N:0]A -> A[N:0] : SDRAMs D[53:44], D[71:62]
BRA[N:0]B -> A[N:0] : SDRAMs D[43:36], D[61:54]
BRRASA -> RAS : SDRAMs D[53:44], D[71:62]
BRRASB -> RAS : SDRAMs D[43:36], D[61:54]
BRCASA -> CAS : SDRAMs D[53:44], D[71:62]
BRCASB -> CAS : SDRAMs D[43:36], D[61:54]
BRWEA -> WE : SDRAMs D[53:44], D[71:62]
BRWEB -> WE : SDRAMs D[43:36], D[61:54]
BRCKE0A -> CKE1 : SDRAMs D45, D47, D49, D51, D53
D63, D65, D67, D69, D71
BRCKE0B -> CKE1 : SDRAMs D37, D39, D41, D43
D55, D57, D59, D61
BRCKE1A -> CKE0 : SDRAMs D44, D46, D48, D50, D52
D62, D64, D66, D68, D70
BRCKE1B -> CKE0 : SDRAMs D36, D38, D40, D42
D54, D56, D58, D60
BRODT1A -> ODT1 : SDRAMs D45, D47, D49, D51, D53
D63, D65, D67, D69, D71
BRODT1B -> ODT1 : SDRAMs D37, D39, D41, D43
D55, D57, D59, D61
BPCK0A -> CK : SDRAMs D[53:44]
BPCK0B -> CK : SDRAMs D[43:36]
BPCK1A -> CK : SDRAMs D[71:62]
BPCK1B -> CK : SDRAMs D[61:54]
BPCK0A -> CK : SDRAMs D[53:44]
BPCK0B -> CK : SDRAMs D[43:36]
BPCK1A -> CK : SDRAMs D[71:62]
BPCK1B -> CK : SDRAMs D[61:54]
PAR_IN
RESET
RST_n
Err_out
- 21 -