M393B1K73DH0 Datasheet, PDF (11/56 Pages) Samsung semiconductor – 240pin Registered DIMM

Registered DIMM
datasheet
10. Function Block Diagram:
10.1 2GB, 256Mx72 Module (Populated as 1 rank of x8 DDR3 SDRAMs)
Rev. 1.3
DDR3 SDRAM
DQS8
DQS8
DM8/DQS17
DQS17
CB[7:0]
DQS
ZQ
DQS
TDQS
TDQS
D8
DQ[7:0]
DQS4
DQS4
DM4/DQS13
DQS13
DQ[39:32]
DQS
ZQ
DQS
TDQS
TDQS
D4
DQ[7:0]
DQS3
DQS3
DM3/DQS12
DQS12
DQ[31:24]
DQS
ZQ
DQS
TDQS
TDQS
D3
DQ[7:0]
DQS2
DQS2
DM2/DQS11
DQS11
DQ[23:16]
DQS
ZQ
DQS
TDQS
TDQS
D2
DQ[7:0]
DQS1
DQS1
DM1/DQS10
DQS10
DQ[15:8]
DQS
ZQ
DQS
TDQS
TDQS
D1
DQ[7:0]
DQS0
DQS0
DM0/DQS9
DQS9
DQ[7:0]
DQS
ZQ
DQS
TDQS
TDQS
D0
DQ[7:0]
Vtt
DQS5
DQS5
DM5/DQS14
DQS14
DQ[47:40]
DQS
ZQ
DQS
TDQS
TDQS
D5
DQ[7:0]
DQS6
DQS6
DM6/DQS15
DQS15
DQ[55:48]
DQS
ZQ
DQS
TDQS
TDQS
D6
DQ[7:0]
DQS7
DQS7
DM7/DQS16
DQS16
DQ[63:56]
DQS
ZQ
DQS
TDQS
TDQS
D7
DQ[7:0]
Vtt
SCL
EVENT
Thermal sensor with SPD
EVENT
A0 A1 A2
SA0 SA1 SA2
SDA
V_DDSPD
V_DD
V_TT
V_REFCA
V_REFDQ
V_SS
Serial PD
D0 - D8
D0 - D8
D0 - D8
D0 - D8
NOTE :
1. ZQ resistors are 240 ± 1% For all other resistor values refer to the appropriate wir-
ing diagram.
S0*
S1*
BA[N:0]
A[N:0]
RAS
CAS
WE
CKE0
ODT0
CK0
CK0
PAR_IN
RESET**
1:2
R
E
G
I
S
T
E
R
QERR
RST
RS0A-> CS0 : SDRAMs D[3:0], D8
RS0B-> CS0 : SDRAMs D[7:4]
RBA[N:0]A -> BA[N:0] : SDRAMs D[3:0], D8
RBA[N:0]B -> BA[N:0] : SDRAMs D[7:4]
RA[N:0]A -> A[N:0] : SDRAMs D[3:0], D8
RA[N:0]B -> A[N:0] : SDRAMs D[7:4]
RRASA -> RAS : SDRAMs D[3:0], D8
RRASB -> RAS : SDRAMs D[7:4]
RCASA -> CAS : SDRAMs D[3:0], D8
RCASB -> CAS : SDRAMs D[7:4]
RWEA -> WE : SDRAMs D[3:0], D8
RWEB -> WE : SDRAMs D[7:4]
RCKE0A -> CKE0 : SDRAMs D[3:0], D8
RCKE0B -> CKE0 : SDRAMs D[7:4]
RODT0A -> ODT0 : SDRAMs D[3:0], D8
RODT0B -> ODT0 : SDRAMs D[7:4]
PCK0A -> CK : SDRAMs D[3:0], D8
PCK0A -> CK : SDRAMs D[7:4]
PCK0A -> CK : SDRAMs D[3:0], D8
PCK0A -> CK : SDRAMs D[7:4]
Err_out
RST** : SDRAMs D[8:0]
*S[3:2], CKE1, ODT1, CK1 and CK1 are NC
(Unused register inputs ODT1 and CKE1 have a 330 ohm resistor to ground)
- 11 -