M393B1K73DH0 Datasheet, PDF (15/56 Pages) Samsung semiconductor – 240pin Registered DIMM

Registered DIMM
datasheet
Rev. 1.3
DDR3 SDRAM
DQS14
DQS14
VSS
CB[47:44]
DQS
DQS
DM
DQ[3:0]
D14
DQS4
DQS4
VSS
DQ[35:32]
DQS
DQS
DM
DQ[3:0]
D4
DQS16
DQS16
VSS
DQ[63:60]
DQS
DQS
DM
DQ[3:0]
D16
DQS10
DQS10
VSS
DQ[59:56]
DQS
DQS
DM
DQ[3:0]
D7
DQS
DQS
DM
DQ[3:0]
D32
DQS
DQS
DM
DQ[3:0]
D22
DQS
DQS
DM
DQ[3:0]
D34
DQS
DQS
DM
DQ[3:0]
D25
DQS13
DQS13
VSS
CB[39:36]
DQS
DQS
DM
DQ[3:0]
D13
DQS5
DQS5
VSS
DQ[43:40]
DQS
DQS
DM
DQ[3:0]
D5
DQS15
DQS15
VSS
DQ[55:52]
DQS
DQS
DM
DQ[3:0]
D15
DQS6
DQS6
VSS
DQ[51:48]
DQS
DQS
DM
DQ[3:0]
D6
DQS
DQS
DM
DQ[3:0]
D31
DQS
DQS
DM
DQ[3:0]
D23
DQS
DQS
DM
DQ[3:0]
D33
DQS
DQS
DM
DQ[3:0]
D24
Vtt
Vtt
Integrated Thermal sensor in SPD
SCL
EVENT
EVENT
A0 A1 A2
SDA
SA0 SA1 SA2
Serial PD w/ integrated Thermal sensor
V_DDSPD
V_DD
V_TT
V_REFCA
V_REFDQ
V_SS
Serial PD
D0 - D35
D0 - D35
D0 - D35
D0 - D35
NOTE:
1. See wiring diagrams for resistor values.
2. ZQ pins of each SDRAM are connected to individual RZQ resistors (240 ± 1%)ohms...
S0
S1
BA[N:0]
A[N:0]
RAS
CAS
1:2
WE
R
E
CKE0
G
I
CKE1
S
T
ODT0
E
R
ODT1
CK0
CK0
CK0
CK0
120Ω
±3%
PAR_IN
RS0A -> CS0 : SDRAMs D[3:0], D[12:0], D17
RS0B -> CS0 : SDRAMs D[7:4], D[16:13]
RS1A -> CS1 : SDRAMs D[21:18], D[30:26], D35
RS1B -> CS1 : SDRAMs D[25:22], D[34:31]
RBA[N:0]A -> BA[N:0]: SDRAMs D[3:0], D[12:8], D[21:17], D[30:26], D35
RBA[N:0]B -> BA[N:0]: SDRAMs D[7:4], D[16:13], D[25:22], D[34:31]
RA[N:0]A -> A[N:0]: SDRAMs D[3:0], D[12:8], D[21:17], D[30:26], D35
RA[N:0]B -> A[N:0]: SDRAMs D[7:4], D[16:13], D[25:22], D[34:31]
RRASA -> RAS: SDRAMs D[3:0], D[12:8], D[21:17], D[30:26], D35
RRASB -> RAS: SDRAMs D[7:4], D[16:13], D[25:22], D[34:31]
RCASA -> CAS: SDRAMs D[4:0], D8, D[13:9], D[22:18], D[31:27]
RCASB -> CAS: SDRAMs D[8:5], D[17:14], D[26:23], D[35:32]
RWEA -> WE: SDRAMs D[4:0], D8, D[13:9], D[22:18], D[31:27]
RWEB -> WE: SDRAMs D[8:5], D[17:14], D[26:23], D[35:32]
RCKE0A -> CKE0: SDRAMs D[3:0], D[12:8], D17
RCKE0B -> CKE0: SDRAMs D[7:4], D[16:13]
RCKE1A -> CKE1: SDRAMs D[21:18], D[30:26], D35
RCKE1B -> CKE1: SDRAMs D[25:22], D[34:31]
RODT0A -> ODT0: SDRAMs D[3:0], D[12:8], D17
RODT0B -> ODT0: SDRAMs D[7:4], D[16:13]
RODT1A -> ODT1: SDRAMs D[21:18], D[30:26], D35
RODT1B -> ODT1: SDRAMs D[25:22], D[34:31]
PCK0A -> CK: SDRAMs D[3:0], D[12:8], D17
PCK0B -> CK: SDRAMs D[7:4], D[16:13]
PCK1A -> CK: SDRAMs D[21:18], D[30:26], D35
PCK1B -> CK: SDRAMs D[25:22], D[34:31]
PCK0A -> CK: SDRAMs D[3:0], D[12:8], D17
PCK0B -> CK: SDRAMs D[7:4], D[16:13]
PCK1A -> CK: SDRAMs D[21:18], D[30:26], D35
PCK1B -> CK: SDRAMs D[25:22], D[34:31]
ERR_OUT
RESET
RST
RST : SDRAMs D[35:0]
- 15 -